從DRAM誕生至今,行業(yè)已經(jīng)擁有3家1X節(jié)點的制造商,其存儲容量超過4Gb,他們?nèi)栽谥圃炀哂邢嗤渲玫拇鎯卧?/p>
三星、SK海力士、美光在2016-2017年進(jìn)入1Xnm(16nm-19nm)階段,2018-2019年為1Ynm(14nm-16nm),2020年處于1Znm(12nm-14nm)時代。
DRAM技術(shù)受阻
每個新的DRAM技術(shù)節(jié)點都能生產(chǎn)出比其前一代更小、更緊湊的芯片,使得每個晶片能夠集成更多的芯片,抵消了引入新技術(shù)所增加的制造成本。
從技術(shù)和性能角度來看,DRAM面臨的主要是帶寬和延遲方面的挑戰(zhàn)。
由于受限于傳統(tǒng)計算機(jī)體系的馮-諾依曼架構(gòu),存儲器帶寬與計算需求之間的存儲墻問題日益突出。
新技術(shù)1:3D DRAM
隨著DRAM擴(kuò)展速度放緩,圖案化成本的增加以及可能達(dá)到的物理極限,使得在二維上進(jìn)行縮放更具挑戰(zhàn)性。
①對于堆疊的物體,關(guān)鍵是構(gòu)建一個好的電容器,同時最大限度地減少對相鄰位單元的干擾。
②堆疊層將出現(xiàn)在生產(chǎn)線后端 (BEOL),而生產(chǎn)線的后端需要在低溫下處理,這具有較大挑戰(zhàn)性。
③由于電流電容太深,堆疊多層是不切實際的,這意味著需要一個新的位單元進(jìn)行堆疊,但無電容器位單元同樣很難構(gòu)建。
新技術(shù)2:晶圓減薄工藝
晶圓減薄工藝和混合鍵合技術(shù)的結(jié)合為DRAM開辟了新的可能性。
晶圓減薄工藝有利于后續(xù)封裝工藝的要求以及芯片的物理強(qiáng)度,散熱性和尺寸要求。
薄晶圓的生產(chǎn)和混合鍵合將大大降低TSV阻抗,它還會增加數(shù)據(jù)帶寬,降低熱阻,最終增加互連密度。
如果使用這種技術(shù),將不會看到HBM結(jié)構(gòu)中芯片之間的導(dǎo)電凸塊,并且存儲器芯片的厚度將薄十倍,這將導(dǎo)致堆疊高度的整體降低。
新技術(shù)3:混合鍵合技術(shù)
與現(xiàn)有的堆疊和鍵合方法相比,混合鍵合可以提供更高的帶寬和更低的功耗,但該技術(shù)也更難實現(xiàn)。
混合鍵合技術(shù)對分離過程中可能出現(xiàn)的芯片邊緣缺陷很敏感,這導(dǎo)致在晶圓切割過程后需要進(jìn)行新的檢查,DRAM制造商要求在后端封裝領(lǐng)域進(jìn)行亞微米缺陷檢測,這在原來是前所未有的。
缺陷控制至關(guān)重要,考慮到這些工藝使用已知的昂貴優(yōu)良裸片,失敗成本很高。
目前混合鍵合技術(shù)正在發(fā)展,Global Foundry、英特爾、三星、臺積電、聯(lián)電以及Imec和Leti等廠商都在致力于銅混合鍵合封裝技術(shù)的研發(fā)。
目前還沒有一種新方法可以真正取代DRAM。
美光成批量出貨1α DRAM產(chǎn)品的廠商
近年來,在原廠之間的技術(shù)角逐之中,美光可謂成績亮眼,無論在DRAM還是NAND領(lǐng)域都可謂“一馬當(dāng)先”,不僅率先批量生產(chǎn)176層3D NAND Flash,也是第一個宣布批量出貨1α DRAM產(chǎn)品的廠商。
另外,在DRAM領(lǐng)域,美光更是三家內(nèi)存原廠中唯一在1α制程中沒有導(dǎo)入EUV工藝的廠商。
美光最新1α制程產(chǎn)品擁有0.315Gb/mm²的存儲密度,half pitch為14.3nm,超越了三星1z制程工藝0.299 Gb/mm²的存儲密度,是當(dāng)前業(yè)內(nèi)存儲密度最高的產(chǎn)品。
近十年中,DRAM芯片中也使用了High-K工藝,使得DRAM性能提升的同時降低功耗。
隨著數(shù)據(jù)量增加以及對器件性能要求的提升,在實現(xiàn)1α以下DRAM技術(shù)的發(fā)展過程中將面臨許多挑戰(zhàn)。
DRAM制造進(jìn)入EUV新時代
隨著產(chǎn)品的技術(shù)更新,半導(dǎo)體行業(yè)開始將代表著技術(shù)革新工藝節(jié)點的每一代產(chǎn)品用標(biāo)注英文字母的方式命名。
在進(jìn)入20nm節(jié)點以后,通過三代工藝去制造DRAM,這就是1Xnm,1Ynm和1Znm。
統(tǒng)計數(shù)據(jù)顯示,目前全球DRAM的市場份額主要控制在三星、SK海力士和美光手中。
參考2020年Q3的市場份額占比,三星占據(jù)41.3%,SK海力士占28.2%,美光占25%。三家合計占了全行業(yè)近95%的市場份額。
如今,SK海力士已經(jīng)成為全球第二家采用EUV光刻技術(shù)量產(chǎn)LPDDR產(chǎn)品的公司,未來1a納米級DRAM都將采用EUV工藝進(jìn)行生產(chǎn)。
10納米級DRAM是今年1月,由美光首次出貨的,這給市場帶來了不小的震動。不過,美光將使用現(xiàn)有的氟化氬(ArF)工藝而不是EUV來生產(chǎn)該產(chǎn)品。
與EUV工藝相比,現(xiàn)有的Arf工藝對于器件的高效率、以及超小型化會產(chǎn)生不利的影響。
不過,過去多年稍顯保守的美光也宣布,將在2024年生產(chǎn)基于EUV的DRAM。
至此,三大DRAM大廠都跨入了EUV時代。
EUV技術(shù)也面臨不少問題
EUV技術(shù)在DRAM中的應(yīng)用讓增加傳輸速率的同時減少了20%的功耗,這將減少二氧化碳的排放,有利于踐行綠色發(fā)展觀。
然而,EUV設(shè)備和所需的基礎(chǔ)設(shè)施是昂貴的。此外,芯片公司在首次采用該技術(shù)時可能面臨產(chǎn)量問題。
EUV的一個主要問題是狹窄的工藝窗口;此外,當(dāng)今的電容器間距極限大于40nm,這也是當(dāng)前電容器圖案化的EUV極限。將來將需要更小的間距,并且工藝可變性需要提高30%以上,才能實現(xiàn)縮放。
EUV不足夠解決DRAM的微縮問題,這可能需要在3至5年后,引入一種新的DRAM架構(gòu)。
當(dāng)中涉及的一個有趣的選擇是3D化,那就是將電容器從垂直結(jié)構(gòu)變?yōu)槎询B的水平結(jié)構(gòu)。
為了實現(xiàn)以上目標(biāo),供應(yīng)商在 1anm 及以后采用不同的路徑。在這些節(jié)點上,特征更小,掩膜層更多。
結(jié)尾:
目前,10nm進(jìn)入第四階段,三星已于2020年上半年完成首批1anm制程DRAM的出貨,2021年美光、SK海力士也開始量產(chǎn)第四代10nm級DRAM產(chǎn)品。
后續(xù),行業(yè)廠商將朝著1α、1β、1γ等技術(shù)新階段發(fā)展。
作者 | 方文
部分資料參考:
半導(dǎo)體行業(yè)觀察:《DRAM如何走出技術(shù)困局?》
閃存市場:《美光:下一代DRAM技術(shù)面臨哪些困境?》
半導(dǎo)體設(shè)備與材料:《DRAM技術(shù)的未來發(fā)展路徑》《DRAM,進(jìn)入EUV時代!》
電子產(chǎn)品世界:《EUV技術(shù)開啟DRAM市場新賽程》
手機(jī)中國:《SK海力士:采用EUV技術(shù)的第四代10nmDRAM正式量產(chǎn)》