verilog

• FPGA打磚塊小游戲
  

  今天給大俠帶來在FPAG技術交流群里平時討論的問題答疑合集，以后還會多推出本系列，話不多說，上貨。Q：FPGA打磚塊小游戲，如何基于FPGA用verilog語言在Vivado平臺上寫打磚塊小游戲，最好能用到PS2與VGA。

  FPGA技術江湖

  787

  12/06 12:30

  FPGA verilog
• emacs中怎樣折疊Verilog代碼
  

  在verilog編寫代碼時，可能模塊列表太長，或者變量定義列表太長，不容易看到代碼的重點。用代碼折疊功能可以大方便的看代碼、編寫代碼的效率。

  陳鋒

  449

  11/10 09:55

  verilog
• FPGA新手，準備FPGA大賽AMD基礎賽道如何選型？
  

  Q：一個剛入門fpga沒多久的新手，想問問為了準備fpga大賽amd的基礎賽道如何選型？編寫過32等單片機，現在把verilog學完了，手上有一塊altera颶風四代學習板，但是現在需要買一塊amd（fpga/zynq）的板子練習一下vivado的使用等，順便作為比賽用的板子，想問問該怎么選型（比賽自選命題應該偏向控制類，暫時沒定做什么項目）

  FPGA技術江湖

  1800

  10/28 12:00

  FPGA Python
• 介紹幾個用emacs寫verilog的好用的插件
  

  介紹幾個用emacs寫verilog的好用的插件，效率翻倍。projectile是以項目為單位進行編輯插件。默認會把git、mercurial hg的根目錄當作項目根目錄，也可以手動創(chuàng)建一個.projectile的空文件作為項目根路徑的標記。這里（https://docs.projectile.mx/projectile/index/html）有詳細介紹。

  陳鋒

  1711

  10/17 16:59

  verilog
• Verilog HDL 會被淘汰嗎？
  

  今天給大俠帶來在FPAG技術交流群里平時討論的問題答疑合集（二十三），以后還會多推出本系列，話不多說，上貨。Q：Verilog會被淘汰嗎?現在hls越來越強大，hls有什么Verilog做不到的事情嗎，Verilog大家認為是否會被淘汰呢，我現在一直在用Verilog做FPGA和asic，慌得一匹。

  FPGA技術江湖

  1232

  10/08 13:00

  verilog verilog hdl
• 寫 Verilog 如何做到心中有電路？
  FPGA技術交流群目前已有十多個群，QQ和微信均覆蓋，有需要的大俠可以進群，一起交流學習，共同進步。

  FPGA技術江湖

  1006

  09/10 16:25

  電路 verilog
• FPGA Verilog HDL代碼如何debug？
  Verilog代碼如何debug？最近學習fpga，寫了不少verilog，開始思考如何debug的問題！c語言是順序執(zhí)行，而verilog是并行執(zhí)行，想請教如何debug自己的verilog代碼，我以前一直都是對照著modelsim上的方針波形來看看哪里有邏輯錯誤！

  FPGA技術江湖

  1880

  09/09 16:40

  verilog verilog hdl
• 講個SystemVerilog disable語句的坑
  

  記錄個使用SystemVerilog disable語句時遇到的坑，這個坑有點反直覺，以至于我當時有點不信，覺得可能是EDA仿真工具的問題。后來查看了SystemVerilog手冊和使用不同EDA工具進行驗證，才慢慢接受了。結論是：SystemVerilog disable block_name或task時，會把hierarchy一致的block_name或task的線程都停掉。

  專芯致志er

  877

  09/04 08:55

  verilog EDA仿真
• FIFO的使用方式
  

  建議使用FIFO采用的三個方式

  森森Tech

  1568

  09/04 21:53

  FPGA verilog
• 基于matlab FPGA verilog的FIR濾波器設計
  

  今天和大俠簡單聊一聊基于matlab FPGA verilog的FIR濾波器設計，話不多說，上貨。本次設計實現8階濾波器，9個系數，由于系數的對稱性，h(0)=h(8)，h1(1)=h(7)，h(2)=h(6)，h(3)=h(5)，h(4)為中間單獨一個系數。根據公式：

  FPGA技術江湖

  4172

  05/30 10:30

  verilog matlab
• 如何提高Verilog代碼編寫水平？
  

  在IC設計端的諸多崗位中，只要提到基礎知識和必備技能，就一定少不了Verilog。按照20年芯片設計老兵的說法“1. 知道m(xù)odule的基本框架。2. 知道怎么寫assign，和always塊。3. 其他沒有了?！币簿褪钦f用VerilogHDL做設計不要追求花架子，要多花心思在電路設計上。

  IC修真院

  2816

  03/08 09:50

  ic設計 verilog
• verilog和vhdl的區(qū)別
  在數字電路設計中，Verilog和VHDL是兩種最常用的硬件描述語言（HDL）。它們都用于描述電路結構和行為，并在工業(yè)界和學術界廣泛使用。本文將探討Verilog和VHDL之間的區(qū)別，包括語法、應用領域和編程風格等方面。

  eefocus_3901714

  6878

  02/13 17:23

  verilog vhdl
• systemverilog和verilog的區(qū)別
  SystemVerilog和Verilog是硬件描述語言（HDL），廣泛用于電子設計自動化（EDA）領域。這兩種語言都具有描述電路行為和結構的能力，但在某些方面存在明顯的差異。

  eefocus_3901714

  9054

  01/23 11:20

  eda verilog

正在努力加載...