Chiplet如何革新半導(dǎo)體IP業(yè)務(wù)模式？

隨著集成電路行業(yè)的不斷發(fā)展，行業(yè)內(nèi)分工不斷細化。如今，集成電路設(shè)計產(chǎn)業(yè)的參與者可以細分為集成電路設(shè)計公司，以及其上游的 EDA 工具供應(yīng)商、半導(dǎo)體 IP 供應(yīng)商和設(shè)計服務(wù)供應(yīng)商等。

隨著 IP 以及各種接口種類的不斷增多，這種復(fù)用性也面臨著使用復(fù)雜度提升和兼容性挑戰(zhàn)。未來，集成電路設(shè)計產(chǎn)業(yè)中基于平臺的設(shè)計，即以應(yīng)用為導(dǎo)向，預(yù)先集成各種相關(guān) IP，從而形成可伸縮和擴展的功能性平臺，是一種可升級的 IP 復(fù)用性解決方案，可以快速實現(xiàn)產(chǎn)品升級迭代，同時降低設(shè)計風(fēng)險與設(shè)計成本。

新應(yīng)用的興起驅(qū)動行業(yè)整體增長。從個人電腦及周邊產(chǎn)品和寬帶互聯(lián)網(wǎng)到智能手機和移動互聯(lián)網(wǎng)的技術(shù)更替，使得半導(dǎo)體產(chǎn)業(yè)的市場前景和發(fā)展機遇越來越廣闊。目前，半導(dǎo)體產(chǎn)業(yè)已進入繼個人電腦和智能手機后的下一個發(fā)展周期，其最主要的變革力量源自于物聯(lián)網(wǎng)、云計算、人工智能、大數(shù)據(jù)和 5G 通信等新應(yīng)用的興起。

Chiplet 革新半導(dǎo)體IP業(yè)務(wù)模式

Chiplet 是能實現(xiàn)特定功能的、未經(jīng)封裝的裸芯片（die），這是一種可平衡計算性能與成本，提高設(shè)計靈活度，且提升 IP 模塊經(jīng)濟性和復(fù)用性的新技術(shù)之一。不同供應(yīng)商、不同工藝節(jié)點、不同功能，甚至不同材質(zhì)的 Chiplet 可以如同搭積木一樣，通過先進封裝技術(shù)（如 Intel 主推的 EMIB、Foveros、Co-EMIB 等封裝技術(shù)）集成在一起，從而形成一個系統(tǒng)級芯片（SoC)。

Chiplet 具備成本較低、設(shè)計靈活、開發(fā)周期短等特點。

Chiplet 降低了設(shè)計成本。一般而言，芯片設(shè)計成本隨制程的升級而水漲船高，以 22nm 和 5nm 同等面積的 SoC 主流設(shè)計為例，22nm 的設(shè)計成本大概為 4500 萬美元，而 5nm 設(shè)計成本則高達 4 億美元以上，二者成本差異高達 8 倍以上。

而在 SoC設(shè)計中，模擬電路、大功率 I/Os 等對制程并不敏感，并無使用高端制程的必要，因此若將 SoC 中的功能模塊劃分為單獨的Chiplet，針對其功能選擇最為合適的制程，可以使芯片尺寸最小化，進而提高良率并降低成本。此外，基于 Chiplet 設(shè)計的SoC 還可對外采購具備特定功能的裸片（die）以節(jié)省自身的開發(fā)和驗證成本。

Chiplet 拓寬了下游市場。通常，因為很多細分市場的終端出貨量不足以支撐 SoC 較高的 Mask 成本，所以芯片設(shè)計公司只會針對下游出貨量較大（如智能手機）或價值量較高的市場開發(fā) SoC。而基于 Chiplet 的設(shè)計通過選用成熟的裸片來設(shè)計 SoC，可以讓芯片設(shè)計公司針對規(guī)模適中的市場（汽車/服務(wù)器等）以較低的成本開發(fā)出高性能的解決方案。

Chiplet 縮短了 SoC 開發(fā)周期。與從零開始開發(fā)一款 SoC 相比，Chiplet 可以大幅縮減芯片開發(fā)周期，幫助設(shè)計公司盡快推出產(chǎn)品，進而增加收入潛力，獲得競爭優(yōu)勢和市場份額。此外，使用 Chiplet 還有諸多如 IP 復(fù)用、設(shè)計靈活性、低成本定制等諸多優(yōu)點，這些優(yōu)點也吸引了更多的公司使用 Chiplet。

就 Chiplet 和半導(dǎo)體 IP 的聯(lián)系而言，Chiplet 可以被看作是半導(dǎo)體 IP 經(jīng)過設(shè)計和制程優(yōu)化后的硬件化產(chǎn)品，其業(yè)務(wù)形成也從半導(dǎo)體 IP 的軟件形式轉(zhuǎn)向到 Chiplet 的硬件形式。在理解 Chiplet 之前需要先對半導(dǎo)體 IP 進行拆分：

半導(dǎo)體 IP 可以分為軟核（SoftIPCore）、固核（Firm IP Core）、硬核（HardIPCore）。其中，軟核通常以 HDL 文本（一種硬件描述語言）形式對外提供，不包含物理信息，使用者可以對其進行設(shè)計之后與其他 IPcore 相結(jié)合，因此其靈活性較高，也是目前 IP 最廣泛的應(yīng)用形式；固核則是在軟核的基礎(chǔ)上添加了布局規(guī)劃，；而硬核則是以版圖+工藝文件的形式對外提供，布局和工藝已經(jīng)固定，使用者可以直接使用，但不能進行修改，靈活性相對差一些。而 Chiplet 可以理解為硬核以硅片形式的體現(xiàn)。

Chiplet 的發(fā)展演進為 IP 供應(yīng)商，尤其是具有芯片設(shè)計能力的 IP 供應(yīng)商（并非每個 IP 供應(yīng)商都具備芯片設(shè)計能力），拓展了商業(yè)靈活性和發(fā)展空間。隨著集成電路技術(shù)的不斷發(fā)展，芯片設(shè)計的復(fù)雜度不斷提升。Chiplet 的實現(xiàn)開啟了 IP 的新型復(fù)用模式，即硅片級別的 IP 復(fù)用。不同功能的 IP，如 CPU、存儲器、模擬接口等，可靈活選擇不同的工藝分別進行生產(chǎn)，從而可以靈活平衡計算性能與成本，實現(xiàn)功能模塊的最優(yōu)配臵而不必受限于晶圓廠工藝。

目前 Chiplet 已經(jīng)有少量商業(yè)應(yīng)用，并吸引英特爾和 AMD 等國際芯片廠商投入相關(guān)研發(fā)，在當前 SoC 遭遇工藝節(jié)點和成本瓶頸的情況下有望發(fā)展成為一種新的芯片生態(tài)。根據(jù)市場研究機構(gòu) Omdia（原 IHS）的預(yù)測，2024 年 Chiplet 市場規(guī)模將達到 58 億美元，而到 2035 年則將達到 570億美元。

Chipet 未來充滿機遇的同時也有挑戰(zhàn)存在，具備芯片設(shè)計能力的 IP 供應(yīng)商更有機會脫穎而出。技術(shù)層面，Chiplet 面臨的挑戰(zhàn)主要來自幾個方面：連接標準、封裝檢測、軟件配合等等。

連接標準方面：當用戶采用不同供應(yīng)商的 Chiplet 時，需要有統(tǒng)一的標準將不同制程/材質(zhì)的 die 連接組成一個系統(tǒng)。目前，各種接口標準較多，如 OpenCAPI、Gen Z、CCIX、CXL 等等。各家廠商主推的標準也不盡相同，AMD、ARM、賽靈思等廠商支持 CCIX，其中賽靈思曾在 2018 年推出首款采用 CCIX 接口的芯片，而 Intel 則支持 CXL，以及免費提供其主導(dǎo)的 AIB 標 準 IP 許可。

封裝檢測方面：根據(jù)芯片之間需要支持的帶寬大小，可以選擇不同的封裝技術(shù)，選擇封裝技術(shù)的時候需要綜合考慮成本和連接性能；另外在檢測方面，Chiplet 需要在封裝前對裸片（Die）進行測試，相較于測試完整芯片難度更大；尤其是當測試某些并不具備獨立功能的 Chiplet 時，測試程序更為復(fù)雜。

軟件配合及其他方面：Chiplet 的設(shè)計制造需要 EDA 軟件從架構(gòu)到實現(xiàn)再到物理設(shè)計全方位進行支持，另外各個 Chiplet 的管理和調(diào)用也需要業(yè)界統(tǒng)一的標準。

商業(yè)模式層面，Chiplet 會對半導(dǎo)體 IP 傳統(tǒng)的模式進行革新。如前文所述，IP 供應(yīng)商主要提供 RTL，客戶選用之后支付 License費用，設(shè)計的芯片出貨時支付 Royalty 費用，IP 供應(yīng)商所承擔(dān)的風(fēng)險相對較??；當 IP 供應(yīng)商將軟體形式的 IP 轉(zhuǎn)換到硬件形式的 Chiplet 時，License 和 Royalty 收入將統(tǒng)一為 Chiplet 收入，兩個收入之間的時滯也將消失，有利于半導(dǎo)體 IP 公司收入/利潤的釋放。

同時，Chiplet 對半導(dǎo)體 IP 供應(yīng)商提出了更高的要求，需要其不僅具備先進制程的設(shè)計能力，還需要有多品類的IP 布局已形成平臺化運作。目前，芯原股份是少數(shù)能滿足 Chiplet 發(fā)展需求的廠商之一。