芯片世界觀︱8nm/7nm/6nm/5nm/4nm技術(shù)路線全曝光，看清三星晶圓代工的野心

代工部分推出 4nm 計(jì)劃，以及 18nm FD-SOI 和先進(jìn)封裝開發(fā)的野心

三星代工部門披露一份激進(jìn)的 4nm 路線圖，包括一種扇出晶圓級(jí)封裝技術(shù)，可在 18nm FD-SOI 工藝實(shí)現(xiàn)再分配層的芯片橋接，以及以一種新的組織結(jié)構(gòu)讓晶圓代工部門作為商業(yè)公司有更大的自主性。

就像外包半導(dǎo)體組裝和測試一樣，這讓三星的代工部門在涵蓋從移動(dòng)設(shè)備到物聯(lián)網(wǎng)、磁阻 RAM 和射頻大范圍的市場上，直接面對(duì)和英特爾、GF 和臺(tái)積電的競爭。三星還宣布將在年內(nèi)開始 8nm LPP 的量產(chǎn)計(jì)劃，并在明年開始在 7nm LPP 中采用 EUV。EUV 有助于在該節(jié)點(diǎn)將對(duì)光掩模的數(shù)量要求降低到 20 左右。

這些數(shù)字的確切含義以及各代工廠怎樣做對(duì)比其實(shí)并不是很清晰，在半導(dǎo)體制造行業(yè)一直存在這樣的討論即每家代工廠的尺寸定義都有些差異。但很清楚的一點(diǎn)是三星希望在每個(gè)工藝節(jié)點(diǎn)以及半代節(jié)點(diǎn)上都有自己的業(yè)務(wù)，包括 8nm/7nm/6nm/5nm/4nm，它還計(jì)劃在 2019 年引入一種 FD-SOI 的 18nm 版本。

“目前這是一塊獨(dú)立的代工業(yè)務(wù)，”三星代工市場高級(jí)經(jīng)理 Kelvin Low 表示，“我們?nèi)詴?huì)提升三星的研發(fā)、存儲(chǔ)器和邏輯業(yè)務(wù)。我們也會(huì)采用公司先進(jìn)的封裝和制造，但我們現(xiàn)在是一個(gè)獨(dú)立的業(yè)務(wù)機(jī)構(gòu)。”

這事實(shí)上意味著既可以利用其在從電視到智能手機(jī)這些終端市場業(yè)務(wù)的研發(fā)和 IDM 方面的深厚積累，也可以利用其用最新技術(shù)（包括 EUV 系統(tǒng)）武裝的新建的 300mm 晶圓廠的產(chǎn)能。Low 提到，通過采用 EUV，該公司每天產(chǎn)出 1200 片晶圓，他預(yù)計(jì)這一數(shù)字還會(huì)有所提升。

三星在去年下半年已經(jīng)實(shí)現(xiàn) 10nm 工藝的量產(chǎn)。該公司在 3 月的一篇新聞發(fā)布中稱其第一代 LPP 工藝的晶圓出貨量已經(jīng)超過 70000 片，這篇新聞里并沒給出更多的細(xì)節(jié)。

Semico Research 機(jī)構(gòu)負(fù)責(zé)制造部分的主管指出，所有主要代工廠都在努力找出哪種工藝最適合哪種應(yīng)用。由于很多熱門的增長性市場包括汽車、工業(yè)、常規(guī) IoT、虛擬現(xiàn)實(shí) / 增強(qiáng)現(xiàn)實(shí)和醫(yī)療需要新的技術(shù)，所以還不能確定哪種工藝能夠勝出。

“每家都想找出哪種工藝對(duì)哪類產(chǎn)品是最佳的，所以代工廠正在馬力全開的開發(fā)所有這些工藝，”該分析師稱，“這源于需求的多樣性。不是每家都能成為贏家，最后會(huì)過濾出幾種技術(shù)。但現(xiàn)在用戶確實(shí)希望有不同的選擇，我們看到臺(tái)積電正面臨這種情況，他們需要推出新的技術(shù)。一個(gè)普遍的電子應(yīng)用市場正在形成，有如此多不同類型的產(chǎn)品，我們看到有不同的工藝來對(duì)應(yīng)他們?！?/p>

對(duì)三星而言，該公司正在爭取更廣泛的用戶基礎(chǔ)，分析師提到“過去三星很挑剔，因?yàn)樗麄兿Ｍ_保他們的產(chǎn)品發(fā)布是成功的。現(xiàn)在，該公司的下一步是爭取更廣泛的基礎(chǔ)，擴(kuò)展代工的營收?！?/p>

三星也發(fā)布了 8nm 和 6nm 工藝，但并沒有詳細(xì)說明。來自 Gartner 的一位副總裁 Sam Wang 稱 8nm 是很有競爭力的嘗試?！皬漠a(chǎn)品上市時(shí)間的角度考慮，三星必須要在 EUV 準(zhǔn)備就緒之前提供一種跟 7nm 相近的技術(shù)，來對(duì)應(yīng)臺(tái)積電積極的 7nm DUV 的時(shí)間表?！彼硎?，“客戶不可能完全依賴三星的 7nm EUV 時(shí)間表，因?yàn)?ASML（EUV 設(shè)備）確切的開發(fā)進(jìn)程還存在不確定性。某種程度上，三星 8LPP 節(jié)點(diǎn)就是一個(gè)寬松的 7nm 節(jié)點(diǎn)，可視為和臺(tái)積電 7nm 節(jié)點(diǎn)相當(dāng)，而三星的 7nm LPP 節(jié)點(diǎn)應(yīng)該和臺(tái)積電的 7nm+工藝相當(dāng)?！?/p>

三星還宣布了 2020 年采用 EUV 的第一代 4nm 環(huán)柵 FET 工藝計(jì)劃。盡管 GAA FETs 工藝的路線圖已經(jīng)在多個(gè)廠商的不同節(jié)點(diǎn)中出現(xiàn)過，這還是第一次有代工廠提及這一工藝的時(shí)間表。包括 EUV 光刻技術(shù)在內(nèi)，GAA FETs 將采用水平、垂直納米線和納米片場效應(yīng)管。

三星半導(dǎo)體業(yè)務(wù)總裁 Kinam Kim 在近日的一次活動(dòng)中稱，通過一家比利時(shí)的研發(fā)機(jī)構(gòu)該公司找到了將邏輯晶體管尺寸縮小到 1.5nm 的方法。
然后，采用一種叫做 MoS2 的 2D 材料，三星認(rèn)為其可將邏輯技術(shù)推進(jìn)得更遠(yuǎn)。三星和其他公司都在探索這種所謂的 MoS2 FETs，“我們認(rèn)為 1nm 左右是有可能的，”Kim 如是說。目前仍在開發(fā)階段，MoS2 是一種過渡金屬硫化物（TMD）材料。TMD 有卓越的電子、光學(xué)和機(jī)械特性。

圖 1. 橫截面模擬（a）FinFET （b）納米線 （c）納米片

此外，三星宣布其 2019 年推出的 18nm 第二代 FD-SOI 工藝采用浸沒式光刻技術(shù)。該公司在其 28nm FD-SOI 技術(shù)中加入了 RF 和其他 IP 性能。下一步，他們計(jì)劃將嵌入式 MRAM 加入 FD-SOI 中，最后也會(huì)加入到 FinFET 工藝。Low 提到，三星也在尋求將 FD-SOI 工藝應(yīng)用于汽車工業(yè)，因?yàn)橄鄬?duì)于體硅 CMOS 工藝，F(xiàn)D-SOI 有更好的軟出錯(cuò)率表現(xiàn)。

這一技術(shù)的市場反響目前還不清楚，“FD-SOI 工藝現(xiàn)在有三星的 28nm/18nm，以及 GF 的 28nm/22nm/12nm”Gartner 的 Wang 指出，“由于三星的 18nm 工藝是自己獨(dú)立開發(fā)的，我們還要看 GF 如何對(duì)應(yīng)這一工藝?！?/p>

回到 CMOS 工藝，目前看來 10nm 將是三星有很長生命周期的一個(gè)工藝節(jié)點(diǎn)，“我們預(yù)計(jì) 10nm 將是一個(gè)非常有用的、長壽命的節(jié)點(diǎn)”Low 表示，“但一些客戶每年都需要新的節(jié)點(diǎn)，所以 7nm 將是 FinFET 工藝，6nm 在面積和功耗方面可智能縮放，5nm 將是 FinFET 工藝。之后我們將展示一種后 FinFET 器件，采用環(huán)柵多橋通道 FinFET。”

圖 2. RDL 介質(zhì)

最大的驚喜來自于三星先進(jìn)封裝的轉(zhuǎn)變。該公司在去年已經(jīng)暗示過因?yàn)閮r(jià)格太貴，他們正在尋找硅介質(zhì)的替代品。在 2.5D 技術(shù)中避開商業(yè)化的介質(zhì)技術(shù)，依托一種再分層介質(zhì)(RDL)來橋接邏輯和高帶寬存儲(chǔ)器，這項(xiàng)技術(shù)也會(huì)用于扇出工藝。

英特爾已經(jīng)發(fā)布了它的低成本嵌入式多芯片互連橋接技術(shù)（EMIB），采用硅橋貫穿封裝基板。

更多有關(guān)先進(jìn)封裝的資訊，歡迎訪問 與非網(wǎng)先進(jìn)封裝專區(qū)

與非網(wǎng)編譯內(nèi)容，未經(jīng)許可，不得轉(zhuǎn)載！

?