加入星計(jì)劃，您可以享受以下權(quán)益：

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴(kuò)散
  • 作品版權(quán)保護(hù)
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長(zhǎng)期合作伙伴
立即加入

UCIe

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

通用芯?；ミB技術(shù)（Universal Chiplet Interconnect Express）是Chiplet標(biāo)準(zhǔn)聯(lián)盟提出的芯粒高速互聯(lián)標(biāo)準(zhǔn)。通用芯?；ミB技術(shù)一個(gè)開(kāi)放的芯粒互連協(xié)議，旨在芯片封裝層面確立互聯(lián)互通的統(tǒng)一標(biāo)準(zhǔn)，滿足客戶對(duì)可定制封裝要求。通用芯粒互連技術(shù)提供了物理層和die-to-die適配器。物理層包含裸片間通信的電氣信號(hào)、時(shí)鐘標(biāo)準(zhǔn)、物理通道數(shù)量等規(guī)范，可以包含來(lái)自多家不同公司當(dāng)前所有類型的封裝選項(xiàng)，包括標(biāo)準(zhǔn)2D封裝和更先進(jìn)的2.5D封裝。隨著3D芯片封裝的推出，UCIe標(biāo)準(zhǔn)還需不斷升級(jí)，未來(lái)也將最終擴(kuò)展到3D封裝互連。

通用芯?；ミB技術(shù)（Universal Chiplet Interconnect Express）是Chiplet標(biāo)準(zhǔn)聯(lián)盟提出的芯粒高速互聯(lián)標(biāo)準(zhǔn)。通用芯粒互連技術(shù)一個(gè)開(kāi)放的芯?；ミB協(xié)議，旨在芯片封裝層面確立互聯(lián)互通的統(tǒng)一標(biāo)準(zhǔn)，滿足客戶對(duì)可定制封裝要求。通用芯粒互連技術(shù)提供了物理層和die-to-die適配器。物理層包含裸片間通信的電氣信號(hào)、時(shí)鐘標(biāo)準(zhǔn)、物理通道數(shù)量等規(guī)范，可以包含來(lái)自多家不同公司當(dāng)前所有類型的封裝選項(xiàng)，包括標(biāo)準(zhǔn)2D封裝和更先進(jìn)的2.5D封裝。隨著3D芯片封裝的推出，UCIe標(biāo)準(zhǔn)還需不斷升級(jí)，未來(lái)也將最終擴(kuò)展到3D封裝互連。收起

查看更多
  • 充分釋放Chiplet發(fā)展?jié)摿Γ琔CIe進(jìn)入40Gbps傳輸新時(shí)代
    充分釋放Chiplet發(fā)展?jié)摿?，UCIe進(jìn)入40Gbps傳輸新時(shí)代
    Chiplet是一種利用先進(jìn)封裝方法將不同工藝/功能的芯片進(jìn)行異構(gòu)集成的技術(shù)，讓SoC的功能能夠以不同的工藝節(jié)點(diǎn)去實(shí)現(xiàn)。不過(guò)，最初Chiplet產(chǎn)業(yè)發(fā)展比較混亂，各家大廠主導(dǎo)的功能Die（裸片）無(wú)法互連互通，UCIe（Universal chiplet interconnect express）標(biāo)準(zhǔn)應(yīng)運(yùn)而生，并迅速得到行業(yè)認(rèn)可。隨著SoC復(fù)雜度攀升，產(chǎn)業(yè)界對(duì)UCIe的性能要求也越來(lái)越高。
    826
    10/16 12:10
  • 是德科技推出System Designer for PCIe
    是德科技推出System Designer for PCIe
    是德科技（NYSE：KEYS）宣布推出System Designer for PCIe?，這是其先進(jìn)設(shè)計(jì)系統(tǒng) (ADS) 軟件套件中的一款新產(chǎn)品，支持基于行業(yè)標(biāo)準(zhǔn)的仿真工作流程，可用于仿真高速、高頻的數(shù)字設(shè)計(jì)。System Designer for PCIe 是一種智能的設(shè)計(jì)環(huán)境，用于對(duì)最新的PCIe Gen5 和 Gen6 系統(tǒng)進(jìn)行建模和仿真。是德科技還在改進(jìn)其電子設(shè)計(jì)自動(dòng)化平臺(tái)，通過(guò)為現(xiàn)有的

正在努力加載...