來源 | 科工力量
作者 | 鐵流
8月13日,美國商務(wù)部周五發(fā)布最終規(guī)定,對設(shè)計GAAFET(全柵場效應(yīng)晶體管)結(jié)構(gòu)集成電路所必須的EDA軟件;金剛石和氧化鎵為代表的超寬禁帶半導(dǎo)體材料;燃?xì)鉁u輪發(fā)動機使用的壓力增益燃燒(PGC)等四項技術(shù)實施新的出口管制。相關(guān)禁令生效日期為2022年8月15日。
在禁令發(fā)布后,一些媒體把美國斷供EDA說得很嚴(yán)重。其實,這種說法并不準(zhǔn)確。從結(jié)果上說,這次EDA禁令,對學(xué)術(shù)交流和人才培養(yǎng)確實有影響,但對工業(yè)界而言,影響微乎其微。
短期來看,禁令對大陸工業(yè)界沒有任何影響。長遠(yuǎn)來看,這項禁令反而會成為促使本土EDA廠商和晶圓廠進(jìn)步的巨大動力,只要國產(chǎn)EDA和本土制造工藝發(fā)展起來,美國的禁令對大陸工業(yè)界就更沒有影響。
01、什么是EDA工具
EDA工具是電子設(shè)計自動化(Electronic Design Automation)的簡稱,是從計算機輔助設(shè)計(CAD)、計算機輔助制造(CAM)、計算機輔助測試(CAT)和計算機輔助工程(CAE)的概念發(fā)展而來的。利用EDA工具,工程師將芯片的電路設(shè)計、性能分析、設(shè)計出IC版圖的整個過程交由計算機自動處理完成。
由于上世紀(jì)六十七年代,集成電路的復(fù)雜程度相對偏低,這使得工程師可以依靠手工完成集成電路的設(shè)計、布線等工作。但隨著集成電路越來越復(fù)雜,完全依賴手工越來越不切實際,工程師們只好開始嘗試將設(shè)計過程自動化,在1980年卡弗爾.米德和琳.康維發(fā)表的論文《超大規(guī)模集成電路系統(tǒng)導(dǎo)論》提出了通過編程語言來進(jìn)行芯片設(shè)計的新思想,加上集成電路邏輯仿真、功能驗證的工具的日益成熟,使得工程師們可以設(shè)計出集成度更高且更加復(fù)雜的芯片。
1986年,硬件描述語言Verilog問世,Verilog語言是現(xiàn)在最流行的高級抽象設(shè)計語言。1987年,VHDL在美國國防部的資助下問世。這些硬件描述語言的問世助推了集成電路設(shè)計水平的提升。隨后,根據(jù)這些語言規(guī)范產(chǎn)生的各種仿真系統(tǒng)迅速被推出,使得設(shè)計人員可對設(shè)計的芯片進(jìn)行直接仿真。
隨著技術(shù)的進(jìn)步,設(shè)計項目可以在構(gòu)建實際硬件電路之前進(jìn)行仿真,芯片布線布局對人工設(shè)計的要求和出錯率也不斷降低。時至今日,盡管所用的語言和工具仍然不斷在發(fā)展,但是通過編程語言來設(shè)計、驗證電路預(yù)期行為,利用工具軟件綜合得到低抽象級物理設(shè)計的這種途徑,仍然是數(shù)字集成電路設(shè)計的基礎(chǔ)。
一位從事CPU設(shè)計的工程師表示,“在沒有EDA工具之前,搞電路要靠人手工,對于大規(guī)模集成電路有上億晶體管的設(shè)計用手工簡直是不可為的......可以說有了EDA工具,才有了超大規(guī)模集成電路設(shè)計的可能”。
02、EDA工具基本由國外壟斷
目前,全球的EDA軟件主要由Cadence、Synopsys、Mentor等三家美國企業(yè)壟斷。稱霸EDA市場的美國三巨頭,牢牢占據(jù)了全球超過70%的市場份額。Synopsys是EDA三巨頭之首。國內(nèi)從事EDA軟件開發(fā)的領(lǐng)頭羊華大九天和這三家不是一個數(shù)量級的廠商。
鐵流在一次展會上看到華大九天的展臺左邊是Cadence,右邊是Synopsys,猶如兩個巨人中間夾著一個兒童,場景異常尷尬。誠然,華大九天也想在某些點工具上做些突破,但就整體技術(shù)實力而言幾乎是蚍蜉撼樹。正是因為國內(nèi)從事EDA工具開發(fā)的公司在Synopsys、Cadence、Mentor面前實力過于懸殊,國內(nèi)IC設(shè)計公司幾乎100%采用國外EDA工具。而且在一段時間里,看不到縮小和Synopsys、Cadence、Mentor技術(shù)差距的可能性。
這里提一下安全問題。也許有人會問,如果Synopsys、Cadence、Mentor在EDA工具里埋地雷,而國內(nèi)IC設(shè)計公司恰恰用這些被埋雷的EDA工具設(shè)計芯片,那么芯片的安全性還有保障么?對于這個課題,其實有專門針對設(shè)計和版圖的安全性的研究,打比方說,如果是DC工具在你的設(shè)計里埋個雷,人肉檢查是搞不定的,因此,有專門做硬件木馬檢測技術(shù)的研究。不過,這些研究目前還處在低級階段,只能和目前現(xiàn)存木馬匹配,存在很大限制。
由于國內(nèi)絕大多數(shù)芯片設(shè)計公司仍在采用進(jìn)口的EDA工業(yè)軟件來設(shè)計芯片,這就導(dǎo)致在該領(lǐng)域我們完全受制于人。最近這些年,我國不少IC設(shè)計公司在商業(yè)上比較成功,但其技術(shù)路線和商業(yè)模式是存在巨大風(fēng)險的。
以國產(chǎn)ARM芯片為例,其設(shè)計工具方面依賴國外公司的EDA工具,在芯片設(shè)計上依賴ARM公司的IP核授權(quán),在制造上依賴臺積電的制造工藝,可以說是買國外的設(shè)計工具和CPU核、GPU核,“拼裝”芯片版圖,然后去臺積電流片。當(dāng)然,這種“拼裝”芯片版圖要比我們自己買CPU、主板、顯卡、內(nèi)存、硬盤組裝電腦要高端得多,但這種“拼裝”與真正獨立自主設(shè)計芯片尚有很大差距。我們在看到一些國產(chǎn)芯片通過“在洋人地基上蓋房子”的方式獲得商業(yè)上成功的同時,也必須正視這種商業(yè)模式的潛在風(fēng)險和危害。
03、禁令短期內(nèi)影響不大
EDA工具是與相應(yīng)的制造工藝相匹配的,如果購買了28nm HKMG工藝的EDA軟件,那就只能用于設(shè)計該工藝的芯片,不能用于設(shè)計16nm FinFET工藝芯片,購買了16 nm 工藝的EDA軟件,就只能用于該工藝,不能用于設(shè)計7nm FinFET工藝芯片。
目前,美國禁止EDA公司向我國出售GAAFET(全柵場效應(yīng)晶體管)結(jié)構(gòu)集成電路所必需的EDA軟件,而GAAFET工藝是3nm以下芯片才會用到的,當(dāng)下屬于尖端的5/7nm工藝用的都是FinFET(鰭式場效應(yīng)晶體管),簡言之,5nm以上工藝的EDA并不在禁令范圍內(nèi),禁令只針對3nm以下工藝。
之前提到了EDA軟件是與相應(yīng)制造工藝相匹配的,當(dāng)下,大陸先進(jìn)制造工藝依然是12/14nm,雖然有外媒對大陸最新工藝進(jìn)行了比較,認(rèn)為其性能接近臺積電7nm,但該工藝的產(chǎn)能很小,尚處于試生產(chǎn)階段,大陸晶圓廠目前的主要營收來源依然是28nm以上工藝,在技術(shù)上與3nm工藝尚有不小的距離。
必須說明的是,3nm以下工藝對于工業(yè)界而言并非不可或缺,絕大多數(shù)芯片壓根沒必要用3nm工藝,大陸晶圓廠現(xiàn)有的12/14nm工藝已經(jīng)能夠滿足絕大部分市場需求。在進(jìn)入28nm工藝節(jié)點后,繼續(xù)攀升工藝的性價比越來越低,這也是很多對成本非常敏感的芯片依舊采用28nm工藝的原因。何況開發(fā)3nm工藝必然高度依賴ASML、應(yīng)用材料、泛林等歐美公司的半導(dǎo)體設(shè)備,潛在風(fēng)險不可小覷。
因此,鐵流認(rèn)為,未來5年內(nèi),大陸晶圓廠的主要任務(wù)有兩個,一是逐步提升12/14nm工藝的產(chǎn)能和營收占比,提升7nm工藝良率,二是穩(wěn)步提升半導(dǎo)體設(shè)備的國產(chǎn)化比例,構(gòu)建紅色產(chǎn)業(yè)鏈。研發(fā)3nm工藝的優(yōu)先級不會高于前兩者。可以說,由于斷供的EDA軟件過于先進(jìn),明顯超越了大陸晶圓廠的制造能力。因此,短期來看,美國該項禁令對大陸企業(yè)沒有影響。
04、EDA禁令利好自主企業(yè)
目前的情況是,已經(jīng)購買的EDA軟件可以繼續(xù)用,3nm以上工藝的EDA軟件也可以買,甚至有的時候還能用破解版。不過,對于破解版,不應(yīng)對其抱有過高期望,一位行業(yè)人士告知:雖然破解版肯定會有,但未必會有支持,如果沒有廠商支持,破解版在使用中一旦出了問題就不好解決。
就這項禁令而言,明顯是對本土企業(yè)的重大利好,特別是那些真正幾十年如一日自主研發(fā)的企業(yè),可以獲得政策紅利和市場紅利。就以華大九天為代表的本土EDA廠商來說,必然獲得資本市場的追捧和政策紅利,以及原本對華大九天不太感冒的一些本土大公司,也會基于技術(shù)備份的考量采購其產(chǎn)品。
另外,對于國內(nèi)CPU公司而言,美國這項禁令也是利好。近年來,隨著信創(chuàng)的東風(fēng),國產(chǎn)CPU著裝成長,這些CPU可以分為兩個流派,一個流派是從零開始自主研發(fā),自主設(shè)計指令集,自主設(shè)計微結(jié)構(gòu),重視CPU核升級和IPC提升,對尖端工藝依賴比較弱,典型代表是龍芯,龍芯采用12nm工藝的CPU性能超過了技術(shù)引進(jìn)的7nm CPU。
另一個流派則是技術(shù)引進(jìn),通過引進(jìn)國外CPU核,重視工藝提升,因而對臺積電依賴很高,在失去臺積電流片渠道后,芯片就會“絕版”。同時,這類CPU的性能對臺積電尖端工藝依賴性高,一旦換成大陸工藝則出現(xiàn)CPU性能倒退,典型代表是國產(chǎn)ARM芯片。
美國這項禁令等于是給中國CPU公司的工藝鎖了上限,而且是在未來5年至10年內(nèi),大陸CPU公司的工藝上限就是5nm,這會使那些依賴尖端工藝來提升性能的公司失去以往在工藝上的優(yōu)勢。這等于是給那些專注于提升CPU核設(shè)計能力的自主CPU公司送紅利。
宏觀來看,美國這項禁令會促使CPU公司把精力用在如何提升架構(gòu)設(shè)計水平和CPU核的性能,而不是把資源用在買國外更好的CPU核,買更好的EDA工具,以及買更先進(jìn)的臺積電工藝,這對于國產(chǎn)CPU行業(yè)而言是大好事。
05、EDA和制造工藝的進(jìn)步需要攜手共進(jìn)
EDA工具和國外差距大,一方面固然有國外起步早的先發(fā)優(yōu)勢。另一方面,也需要整個產(chǎn)業(yè)鏈攜手共進(jìn)。使用國外正版或破解版EDA工具只是權(quán)宜之計。
國內(nèi)單位應(yīng)正視問題,齊心協(xié)力一起把國產(chǎn)EDA工具一點一點做強。開發(fā)出性能優(yōu)越的EDA工具,一方面要有良好的算法,另一方面需要和工藝相結(jié)合。
前者對數(shù)學(xué)要求很高,由于數(shù)學(xué)這類純理論不賺錢,很多數(shù)學(xué)人才紛紛改行去來錢快的行業(yè)。后者則由于種種因素,使國產(chǎn)EDA軟件與自主工藝很難結(jié)合——即便在算法方面有可能取得一定的技術(shù)突破,但EDA設(shè)計的后端工具要和工藝相結(jié)合,而國內(nèi)自主工藝方面比較弱,境內(nèi)晶圓廠最先進(jìn)的工藝線大多是引進(jìn)的,還簽署一定限制條款。正如國家要發(fā)展必然離不開完善的基礎(chǔ)建設(shè),這是發(fā)展的基礎(chǔ),EDA工具的研發(fā)進(jìn)步就需要國內(nèi)自主研發(fā)的制造工藝做基礎(chǔ),由于缺乏自主研發(fā)的尖端制造工藝,所以和工藝結(jié)合的那部分就根本不可能取得技術(shù)突破。
那如果有了自主研發(fā)的先進(jìn)工藝,就能夠開發(fā)出良好的EDA工具了么?
事情沒這么簡單。即便有了自主研發(fā)的先進(jìn)工藝,撇開工藝結(jié)合,光在算法技術(shù)上和國外三巨頭的差距也很遠(yuǎn)。而且算法和工藝相結(jié)合很難,需要非常高深的數(shù)學(xué)理論,這是目前國內(nèi)很難做到的。技術(shù)發(fā)展也離不開商業(yè)因素,愿意采購華大九天產(chǎn)品的公司相對偏少,而EDA工具的成熟,離不開IC設(shè)計公司的大規(guī)模應(yīng)用。
在國外三巨頭占有統(tǒng)治地位的情況下,會導(dǎo)致國產(chǎn)EDA陷入惡性循環(huán)——產(chǎn)品有差距導(dǎo)致客戶少,客戶少加劇產(chǎn)品差距。就國產(chǎn)EDA工具而言,短期還看不到趕超西方的可能性。
因此,國產(chǎn)EDA工具的成長和發(fā)展,必須依賴IC設(shè)計、IC制造公司的鼎立協(xié)助,只有大家協(xié)同形成合力,才有希望追趕國外EDA三大廠。這個過程會比較慢,可能很多年才能實現(xiàn)。幸運的是,美國政府的EDA禁令,等于是給我國EDA行業(yè)送上了神助攻,在禁令下,原本很難實現(xiàn)的行業(yè)大協(xié)作會迎來大提速。
當(dāng)下,龍芯、申威正在積極使用國產(chǎn)EDA和開源EDA工具,因為這些EDA工具可以滿足它們大部分嵌入式CPU的設(shè)計需求。
06、結(jié)語
總之,美國本次斷供EDA對我國產(chǎn)業(yè)界幾乎沒有多少負(fù)面影響,3nm工藝對于大陸來說可能是五至十年之后的事了。真正的負(fù)面影響不在產(chǎn)業(yè)界,而在學(xué)術(shù)界,因為斷供可能會影響學(xué)術(shù)和技術(shù)交流,對于人才的成長非常不利。
話說回來,如果不是美國政府咄咄逼人,華大九天、龍芯、達(dá)夢等一批幾十年如一日坐冷板凳,堅定不移自主研發(fā)的企業(yè)不會獲得這么好的發(fā)展機會、發(fā)展環(huán)境。也許在20年后我們回望這段歷史的時候,會情不自禁的感慨必須給美國政府送1噸重的獎?wù)隆?/p>