英特爾展示晶背供電實作成果　20A制程開始導入

在現(xiàn)有的晶片互聯(lián)架構(gòu)下，電源跟訊號線路都集中在晶片正面，導致晶片正面變得異常擁擠，也不利于縮小晶片尺寸。為此，半導體業(yè)界一直在探索將電源分配網(wǎng)路(Power Distribution Network, PDN)轉(zhuǎn)移到晶片背面可行性，以解決線路擁塞的問題。英特爾(Intel)近日宣布，該公司在晶背供電(Backside Power Delivery)領(lǐng)域取得重要突破，并成為業(yè)界第一家在類產(chǎn)品(Product-like)的測試晶片上實作晶背供電的公司。英特爾預計將在2024年量產(chǎn)的20A製程節(jié)點為晶圓代工服務的客戶提供此一技術(shù)選項。

英特爾開發(fā)代號為Blue Sky Creek的測試晶片為業(yè)界首次在類似真實晶片上實作晶背供電的成功案例，此一突破解決數(shù)十年來的互連瓶頸，預計將于2024年成為Intel 20A製程節(jié)點的其中一部份

英特爾技術(shù)開發(fā)副總裁Ben Sell指出，PowerVia是英特爾「4年5個節(jié)點」策略以及邁向2030年達成單一封裝內(nèi)含1兆個電晶體過程中的重要里程碑。使用試驗性的製程節(jié)點及隨后的測試晶片，讓英特爾降低晶背供電對于領(lǐng)先製程節(jié)點的風險，并讓英特爾在晶背供電導入市場方面，領(lǐng)先競爭對手一個節(jié)點世代。

英特爾將PowerVia從電晶體的開發(fā)中分離出來，以確保實作于Intel 20A和Intel 18A製程節(jié)點晶片時，該技術(shù)已準備就緒。與Intel 20A的RibbonFET整合之前，PowerVia已在其內(nèi)部測試節(jié)點進行測試和除錯，確認該技術(shù)具備良好的功能性。製造該測試晶片并測試之后，PowerVia已被證實能夠顯著且有效地利用晶片資源，單元利用率超過90％，讓晶片設計人員能夠在產(chǎn)品中提升效能和效率。英特爾將于6月11日至16日在日本京都舉行的VLSI研討會上，發(fā)表兩篇論文來介紹這些技術(shù)。

PowerVia為晶片設計人員首次解決日益嚴重的互連瓶頸問題。隨著人工智慧和電腦圖形在內(nèi)等領(lǐng)域的應用不斷增加，需要更小、更密集和更強大的電晶體來滿足不斷成長中的運算要求。過去數(shù)十年來直至今日，連接電晶體的電源線和訊號線架構(gòu)總是在爭奪相同的資源。藉由分離這兩者，能夠提升晶片的效能和能源效率，為客戶提供更好的結(jié)果。晶背供電對于電晶體微縮十分重要，讓晶片設計人員能夠在毋須犧牲資源的情況下提升電晶體密度，提供相較過往更高的功率和效率。

Intel 20A和Intel 18A均會導入PowerVia晶背供電技術(shù)和RibbonFET環(huán)繞式閘極技術(shù)。作為一款全新的電晶體電源傳輸方式，晶背供電實作也向散熱和除錯設計提出新的挑戰(zhàn)。英特爾工程師開發(fā)出避免散熱問題的緩和技術(shù)，除錯小組也發(fā)展出新技術(shù)，確保新款設計結(jié)構(gòu)能夠被正確除錯。實作測試的結(jié)果顯示出穩(wěn)定的良率和可靠性指標，于整合RibbonFET架構(gòu)之前就展現(xiàn)出該技術(shù)優(yōu)秀的內(nèi)在價值。

該測試還利用極紫外光(EUV)微影的設計規(guī)則，其結(jié)果包含在晶片大面積上達成超過90％的標準單元利用率，提升單元密度同時降低成本。本測試還顯示出平臺電壓下降幅度改善超過30％以及6％的頻率優(yōu)勢。英特爾也迎合邏輯單元微縮隨之而來的高功率密度，在PowerVia測試晶片達成所需散熱特性。

于VLSI舉行期間公開的第三篇論文，英特爾技術(shù)專家Mauro Kobrinsky將解釋英特爾對于部署更先進PowerVia方法的研究，例如在晶圓的正面或背面同時實現(xiàn)訊號和電源傳輸。