高速PCB設(shè)計當(dāng)中鋪銅處理方法

今天我們一起來了解下我們平時在PCB設(shè)計當(dāng)中鋪銅以及完成之后整版地銅皮的處理要點，我們一般我們在畫完P(guān)CB之后都會在我們的PCB的外層和內(nèi)層大面積的覆銅，這好像是一個共識，但是呢！其實這個覆銅也不能亂鋪的，我們要針對不同的產(chǎn)品做不同的處理。我們下面也也列舉了幾種不同類型的PCB的處理方法

首先電源類PCB通常電流都比較大，電壓呢也非常的高，通常我們在處理高壓的PCB的時候都不會鋪銅，因為如果存在高壓就必須要考慮的一點就是爬電間距，高壓與低壓之間的爬電間距太小的話會有安全隱患，通常電源板子里面很多網(wǎng)絡(luò)都要設(shè)置不同的安全間距，如果到時候我們鋪整版銅皮的話大部分也都是碎銅，我們一般的PCB大面積的鋪銅是會有屏蔽的作用，但是像一般的電源PCB板子沒有必要這樣做，碎銅不僅沒有屏蔽的效果，反而會影響我們的信號。

接著就是高速PCB的設(shè)計當(dāng)中我們鋪整版銅皮的時候，我們也是需要注意的，一般我們的銅皮和需要控阻抗的信號線需要保持一定的距離，不然也會影響到信號的阻抗，我們應(yīng)該如何理解我上面所說的呢？我們可以做一個驗證。

我們用以上疊層來看看銅皮對阻抗的影響，我們先算一下表層100om差分和內(nèi)層100om差分的線寬線距是多少。

我們可以看到上面的外層和內(nèi)層100OM線寬線距分別是3mil/5.8mil（表層）和3.5mil/5.6mil（內(nèi)層），那么這個時候我們再算一下假設(shè)我們的差分線兩側(cè)有銅皮的情況下會對我們的阻抗有什么影響，其實就是我們平時說的共面參考。

我們可以看到還是外層和內(nèi)層假設(shè)我們差分兩側(cè)是有銅皮的情況下，而且銅皮離差分線5mil的間距，這個時候不管是內(nèi)層還是外層的差分阻抗都會大概下降3om，所以我可以得出銅皮離我們的阻抗線太近的情況下會使得阻抗降低，所以我們在設(shè)計高速PCB的時候我們在鋪整版銅皮的時候，一定要注意間距問題，我們要給阻抗線設(shè)置個銅皮間距規(guī)則，那么問題又來了，我們應(yīng)該設(shè)置多少的間距呢，那么這個問題我們繼續(xù)驗證一下，我們看看銅皮離差分線10mil以及15mil的時候我們的阻抗會有多大的變化。

我們根據(jù)我們的計算可以看得出，銅皮離差分線越遠(yuǎn)對阻抗影響越小，在安全間距為10mil的時候大概還是下降了0.5om的樣子，但是比離5mil間距的時候好多了，如何在15mil的時候?qū)ξ覀冏杩沟挠绊憥缀蹩梢院雎圆挥?，所以我們可以更具上面這些信息得出我們設(shè)置安全間距的時候盡量要大于15mil，這樣同層的銅皮對阻抗的影響才比較小，如果我們還用空間的情況下設(shè)20mil間距就更好了，所以我們鋪銅的時候一定要注意銅皮與阻抗線的間距，我們也不建議大家直接鋪整版銅皮，一般推薦大家通過鋪小銅皮的方式把空余的區(qū)域補(bǔ)全，這樣子是最好的，也不會出現(xiàn)一些碎銅，然后也可以時刻關(guān)注銅皮與阻抗線的間距！