加入星計(jì)劃,您可以享受以下權(quán)益:

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴(kuò)散
  • 作品版權(quán)保護(hù)
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長(zhǎng)期合作伙伴
立即加入
  • 正文
    • 了解 Versal ACAP 如何簡(jiǎn)化設(shè)計(jì)進(jìn)程
    • 多計(jì)算引擎支持不同系統(tǒng)設(shè)計(jì)類型
    • 適用所有系統(tǒng)的設(shè)計(jì)流程
    • 系統(tǒng)設(shè)計(jì)時(shí)的考慮因素
  • 相關(guān)推薦
  • 電子產(chǎn)業(yè)圖譜
申請(qǐng)入駐 產(chǎn)業(yè)圖譜

用戶指南 | Versal ACAP:精簡(jiǎn)設(shè)計(jì)進(jìn)程的最佳實(shí)踐

2021/05/26
160
閱讀需 4 分鐘
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

隨著AI、大數(shù)據(jù)、云計(jì)算等技術(shù)在各行各業(yè)廣泛應(yīng)用

相應(yīng)的設(shè)計(jì)結(jié)構(gòu)和設(shè)計(jì)內(nèi)容也變得日益復(fù)雜

目前的應(yīng)用開(kāi)發(fā)速度已無(wú)法滿足企業(yè)的需求

如何簡(jiǎn)化設(shè)計(jì)進(jìn)程,提高應(yīng)用開(kāi)發(fā)效率

成為當(dāng)下亟需解決的問(wèn)題

賽靈思 Versal 自適應(yīng)計(jì)算加速平臺(tái)的設(shè)計(jì)方法論

是幫助精簡(jiǎn) Versal 器件設(shè)計(jì)進(jìn)程的一整套最佳實(shí)踐

遵循這些步驟和最佳實(shí)踐進(jìn)行操作

將有助于以最快且最高效的方式實(shí)現(xiàn)期望的設(shè)計(jì)目標(biāo)

了解 Versal ACAP 如何簡(jiǎn)化設(shè)計(jì)進(jìn)程

多計(jì)算引擎支持不同系統(tǒng)設(shè)計(jì)類型

Versal ACAP 屬于異構(gòu)計(jì)算平臺(tái),具有多個(gè)計(jì)算引擎。在 Versal ACAP 上可映射各種應(yīng)用,包括對(duì)無(wú)線系統(tǒng)、機(jī)器學(xué)習(xí)推斷和視頻處理算法進(jìn)行信號(hào)處理。除了多個(gè)計(jì)算引擎外,Versal ACAP 還可使用高速串行 I/O、片上網(wǎng)絡(luò) (NoC)、 DDR4/LPDDR4 存儲(chǔ)器控制器和多重速率以太網(wǎng)介質(zhì)訪問(wèn)控制器 (MRMAC) 來(lái)提供超高系統(tǒng)帶寬。Versal 器件分類為 Versal Prime 系列、Premium 系列和 AI Core 系列。

下圖顯示了每種 Versal 器件系列所支持的不同系統(tǒng)設(shè)計(jì)類型和設(shè)計(jì)流程。

圖:系統(tǒng)設(shè)計(jì)類型

適用所有系統(tǒng)的設(shè)計(jì)流程

系統(tǒng)設(shè)計(jì)方法論要求基于目標(biāo)應(yīng)用明確所有系統(tǒng)要求。其中包括識(shí)別具有正確特性(例如,DDRMC IP 數(shù)量、AI 引擎 等)的相應(yīng) Versal 器件。您還必須考量功耗和發(fā)熱要求。選擇相應(yīng)的器件后,下一步即可著手系統(tǒng)設(shè)計(jì),包括在器件上進(jìn)行目標(biāo)應(yīng)用的軟硬件協(xié)同設(shè)計(jì)、系統(tǒng)驗(yàn)證以及初始化和調(diào)試。 

為確保充分利用 Versal ACAP 中可用的多種多樣的計(jì)算元件,并使用最高效的實(shí)現(xiàn)流程,賽靈思建議采用下圖所示的系統(tǒng)設(shè)計(jì)方法論流程,此流程適用于所有系統(tǒng)設(shè)計(jì)類型。

圖:系統(tǒng)設(shè)計(jì)方法流程

系統(tǒng)設(shè)計(jì)時(shí)的考慮因素

合理可行的設(shè)計(jì)流程解決方案需要將各種關(guān)鍵變量考慮在內(nèi),在僅限硬件的系統(tǒng)設(shè)計(jì)中,關(guān)鍵注意事項(xiàng)之一設(shè)計(jì)中的數(shù)據(jù)流。通常這些設(shè)計(jì)都具有下列組件:

• 多個(gè)高速 I/O 接口 

• 內(nèi)部數(shù)據(jù)緩沖和存儲(chǔ),具有由片上 RAM 和外部 DDR 存儲(chǔ)器組成的存儲(chǔ)器層級(jí) 

• 內(nèi)部數(shù)據(jù)處理邏輯 

對(duì)于能夠處理外部和內(nèi)部流量帶寬和時(shí)延要求的設(shè)計(jì),為其創(chuàng)建 DDRMC-NoC 配置至關(guān)重要。賽靈思建議先執(zhí)行流量分析以評(píng)估并最終明確流量,然后再繼續(xù)執(zhí)行設(shè)計(jì)的整體集成和實(shí)現(xiàn)階段。除此以外,報(bào)告中還涵蓋了嵌入式系統(tǒng)設(shè)計(jì)值得考量的特殊注意事項(xiàng),根據(jù)隨附的是嵌入式系統(tǒng)還是服務(wù)器系統(tǒng),每個(gè)步驟所面臨的難題也不盡相同。

相關(guān)推薦

電子產(chǎn)業(yè)圖譜

賽靈思(Xilinx)是 FPGA、可編程 SoC 及 ACAP 的發(fā)明者。旨在為所有需要處理海量數(shù)據(jù),復(fù)雜算法,超低延時(shí)的應(yīng)用提供數(shù)字化加速驅(qū)動(dòng)力,與客戶共同實(shí)現(xiàn)靈活應(yīng)變,萬(wàn)物智能的快速創(chuàng)新。