CP測試、FT測試、WAT測試之間的區(qū)別

集成路測試中的CP（Chip Probing）、FT（Final Test）和WAT（Wafer Acceptance Test）是制造過程中不可或缺的步驟，它們有著不同的目標(biāo)和測試對象。

1. CP（Chip Probing）測試

CP測試主要是在芯片的生產(chǎn)初期階段，針對晶圓（Wafer）上的每一個Die進(jìn)行探針測試。它的核心目標(biāo)是通過電氣性能的測試，篩選出在生產(chǎn)過程中不符合規(guī)格要求的芯片，以此來判斷Wafer的良率。這一階段的測試主要集中在半成品，也就是說，它是封裝前對芯片的一個功能和電性測試。

主要功能：

篩選壞芯片：通過測試不同電性參數(shù)，如閾值電壓（Vt）、導(dǎo)通電阻（Rdson）、漏電流（Igss）等，CP能有效地識別不合格的芯片。通過這些初步的篩選，能夠節(jié)省大量的封裝和后續(xù)測試成本。

監(jiān)控生產(chǎn)工藝：CP測試對Wafer層面的監(jiān)控可以直接反映生產(chǎn)過程中的問題，尤其是在前道工藝（如光刻、沉積等）的穩(wěn)定性和一致性上，及時發(fā)現(xiàn)問題并進(jìn)行調(diào)整。

挑戰(zhàn)：高精度的探針卡和測試設(shè)備：由于CP測試需要對每個芯片進(jìn)行獨(dú)立測試，測試設(shè)備的精度和探針卡的設(shè)計至關(guān)重要。特別是當(dāng)需要進(jìn)行大電流測試時，探針卡和設(shè)備的耐受能力是測試難度的關(guān)鍵。

并行測試干擾：由于晶圓上有多個芯片同時進(jìn)行測試，如何避免芯片間干擾并確保測試精度是一個技術(shù)挑戰(zhàn)。

測試項(xiàng)目：

CP測試項(xiàng)目涵蓋芯片的基礎(chǔ)電氣性能，如：

閾值電壓（Vt）

導(dǎo)通電阻（Rdson）

漏電流（Igss）

源漏擊穿電壓（BVdss）

2. FT（Final Test）測試

FT測試主要是在芯片封裝完成后，對封裝好的芯片進(jìn)行最終的功能性驗(yàn)證。這是芯片制造過程中的最后一道檢驗(yàn)環(huán)節(jié)，其目的是確保每個芯片在實(shí)際工作條件下的可靠性和性能符合要求。

主要功能：

驗(yàn)證芯片功能：FT測試關(guān)注芯片是否能夠在嚴(yán)格的規(guī)格要求下執(zhí)行預(yù)期功能。它對芯片的工作溫度、電壓等進(jìn)行多種測試，確保芯片在不同環(huán)境條件下能夠穩(wěn)定工作。

檢測封裝引起的性能變化：由于封裝過程中，芯片的溫度、電氣環(huán)境和物理形態(tài)可能發(fā)生變化，F(xiàn)T測試能夠確認(rèn)封裝是否影響了芯片的性能。特別是在高頻、高功率應(yīng)用中，封裝后的性能評估尤為重要。

挑戰(zhàn)：

封裝相關(guān)的影響：封裝過程中會引入額外的機(jī)械、熱力學(xué)和電氣應(yīng)力，這些可能影響芯片的電性。FT測試需要考慮到封裝后的這些因素，尤其是在進(jìn)行溫度、濕度等環(huán)境條件下的測試時。

嚴(yán)格的溫度測試：很多FT測試要求在不同溫度下進(jìn)行，這涉及到高成本的設(shè)備和時間。尤其是“三溫測試”（常溫、低溫、高溫）在一些高可靠性產(chǎn)品中尤為重要。

測試項(xiàng)目：

FT測試通常涉及的項(xiàng)目有：

功能性測試：是否能執(zhí)行預(yù)期的邏輯運(yùn)算或功能。

環(huán)境測試：包括溫度循環(huán)測試、高濕度等。

電流、電壓和功耗測試。

3. WAT（Wafer Acceptance Test）測試

WAT是一種在晶圓層面進(jìn)行的測試，目的是通過測量晶圓上的特定測試結(jié)構(gòu)的電性參數(shù)來監(jiān)控每一片晶圓的生產(chǎn)工藝質(zhì)量。WAT通常是在Wafer的前道工藝完成后，晶圓切割之前進(jìn)行的。

主要功能：

過程質(zhì)量監(jiān)控：WAT主要用于監(jiān)控晶圓制造過程中的工藝穩(wěn)定性和一致性。通過對測試結(jié)構(gòu)（如專門的Testkey）的電氣性能進(jìn)行分析，WAT能夠反映出晶圓是否達(dá)到了工藝規(guī)范要求，從而為晶圓是否能夠進(jìn)入封裝階段提供依據(jù)。

評估生產(chǎn)線的健康狀況：WAT數(shù)據(jù)可以反映出生產(chǎn)線的穩(wěn)定性，幫助工程師識別潛在的生產(chǎn)問題，并提前采取糾正措施。

挑戰(zhàn)：

測試精度要求：WAT測試需要通過專門設(shè)計的測試結(jié)構(gòu)來進(jìn)行電性測量，這些結(jié)構(gòu)通常位于晶圓的劃片槽（Scribe Line）中。如何確保這些測試結(jié)構(gòu)的設(shè)計既能提供準(zhǔn)確的數(shù)據(jù)，又不會占用過多的晶圓面積，仍然是設(shè)計中的一大挑戰(zhàn)。

制程對電性參數(shù)的影響：不同的制程步驟可能對芯片的電氣參數(shù)產(chǎn)生不同影響，因此需要精確地對不同工藝步驟進(jìn)行質(zhì)量控制。

測試項(xiàng)目：

WAT測試的內(nèi)容通常涵蓋：

電氣性能測量：例如，測量晶圓上不同測試結(jié)構(gòu)的電壓、電流等。

工藝穩(wěn)定性評估：通過對Wafer的不同區(qū)域進(jìn)行取樣，評估制程的均勻性和穩(wěn)定性。

測試類型目標(biāo)測試對象測試內(nèi)容關(guān)鍵挑戰(zhàn)

CP（Chip Probing）篩選壞Die、監(jiān)控工藝Wafer上的Die電氣性能（Vt、Rdson等）探針卡設(shè)計、并行測試干擾

FT（Final Test）驗(yàn)證功能和可靠性封裝后的芯片功能性、電流、電壓、環(huán)境測試封裝后性能變化、溫度測試

WAT（Wafer Acceptance Test）監(jiān)控制程工藝質(zhì)量Wafer上的測試結(jié)構(gòu)電氣性能、工藝穩(wěn)定性測試結(jié)構(gòu)設(shè)計、制程對電性的影響

4、總結(jié)

CP 是為了在晶圓階段識別不良芯片，從而避免浪費(fèi)封裝和測試資源，是一種重要的成本控制手段。FT則是在芯片封裝之后進(jìn)行的，旨在確保封裝后的芯片符合最終的應(yīng)用要求，重點(diǎn)驗(yàn)證功能性和可靠性。WAT 作為一種晶圓級測試，它更多地關(guān)注生產(chǎn)工藝的質(zhì)量和穩(wěn)定性，是生產(chǎn)過程中的質(zhì)量控制和監(jiān)測環(huán)節(jié)。盡管有些公司選擇省略CP測試直接進(jìn)行FT，但CP測試對于生產(chǎn)過程中的良率控制和成本節(jié)約仍然至關(guān)重要，尤其是在高精度、高可靠性的領(lǐng)域。而WAT測試則是確保生產(chǎn)線穩(wěn)定性和產(chǎn)品質(zhì)量的重要手段，它在整個芯片制造過程中占據(jù)著非常關(guān)鍵的位置。