EDA仿真

• 講個SystemVerilog disable語句的坑
  

  記錄個使用SystemVerilog disable語句時遇到的坑，這個坑有點反直覺，以至于我當(dāng)時有點不信，覺得可能是EDA仿真工具的問題。后來查看了SystemVerilog手冊和使用不同EDA工具進行驗證，才慢慢接受了。結(jié)論是：SystemVerilog disable block_name或task時，會把hierarchy一致的block_name或task的線程都停掉。

  專芯致志er

  892

  09/04 08:55

  verilog EDA仿真
• 模擬電路與開源EDA工具簡介 - Xschem, Netgen, Ngspice, Magic
  本文討論了模擬電路設(shè)計與開源電子設(shè)計自動化（EDA）工具的結(jié)合，強調(diào)了它們在設(shè)計和仿真過程中的重要作用。模擬電路，如CMOS反相器，是電子學(xué)的基礎(chǔ)，需要精確的布局和驗證。像Magic VLSI、Xschem和KLayout這樣的工具為創(chuàng)建和驗證這些電路提供了便捷的解決方案。例如，由PMOS和NMOS晶體管組成的CMOS反相器展示了如何使用這些工具來確保設(shè)計的準(zhǔn)確性和功能性。這些開源工具的集成提升了模擬電路開發(fā)的效率和精度。

  陳戎祿

  8060

  08/26 10:02

  芯片設(shè)計 開源軟件
• 培風(fēng)圖南：手握3D TCAD利器，劍指虛擬晶圓廠
  

  中國EDA行業(yè)發(fā)展?jié)摿薮?，培風(fēng)圖南在國內(nèi)TCAD產(chǎn)業(yè)鏈中的稀缺性以及在虛擬晶圓廠等TCAD技術(shù)創(chuàng)新發(fā)展方向的引領(lǐng)，有助于進一步鞏固其在生產(chǎn)制造EDA這一細(xì)分領(lǐng)域的先發(fā)優(yōu)勢，拓展新的市場成長空間。同時，也需要政策、資本的更多支持以及更多產(chǎn)業(yè)鏈的協(xié)同，推動本土EDA企業(yè)實現(xiàn)更好地發(fā)展。

  與非網(wǎng)編輯

  3537

  04/17 18:45

  EDA仿真
• Samtec工程師分享ADS Design Guide Developer Studio | Ke
  

  在10月17日于上海張江舉行的2023 Keysight EDA用戶創(chuàng)新論壇上，受主辦方的邀請，來自Samtec的信號完整性專家Henry Dai做了精彩的分享。"Samtec 始終為客戶提供卓越的信號完整性支持。有時，我們協(xié)助客戶通過模擬來評估通道。不同的參數(shù)設(shè)置會導(dǎo)致不同的模擬結(jié)果，為了避免這一情況發(fā)生，我們利用?ADS Design Guide Developer Studio統(tǒng)一了通道配置。"

  Samtec中國

  1673

  2023/10/24

  Samtec 信號完整性
• 產(chǎn)研：國產(chǎn)EDA廠商分類與盤點（2023）
  

  全球EDA市場概覽，三家企業(yè)壟斷80% EDA軟件是芯片設(shè)計的重要工具，可以說是芯片行業(yè)的“Photoshop”。EDA技術(shù)在全球芯片設(shè)計領(lǐng)域具有核心地位，被譽為“芯片設(shè)計之母”。 沒有EDA，就沒有現(xiàn)代半導(dǎo)體產(chǎn)業(yè)。它不僅關(guān)乎集成電路的設(shè)計、布線、驗證和仿真等多個環(huán)節(jié)，而且是芯片設(shè)計和制造過程中不可或缺的關(guān)鍵技術(shù)。 全球EDA市場高度集中，擁有高技術(shù)和人才壁壘。根據(jù)SEMI數(shù)據(jù)，2022年全球ED

  李堅

  1.3萬

  2023/08/22

  eda 與非研究院

正在努力加載...