e人館 | 胡正明續(xù)寫摩爾傳奇，F(xiàn)inFET、FD-SOI如何押寶？

?

引言：是誰(shuí)改變了我們的生活？是科技！實(shí)現(xiàn)人類的夢(mèng)想，一直以來(lái)都是科技的使命。而每個(gè)創(chuàng)新背后都站著一位或者多位為夢(mèng)想付出的人，他們就是技術(shù)的發(fā)明者。今天與非網(wǎng)上線一個(gè)新欄目《e 人館》，將與《趣科技》欄目相結(jié)合，帶大家看技術(shù)世界、聊科技大咖！

近日格羅方德 12 英寸晶圓廠落戶中國(guó)成都引起業(yè)界關(guān)注，為何？因?yàn)?FD-SOI 技術(shù)。

眾所周知，當(dāng)柵極長(zhǎng)度逼近 20nm 大關(guān)時(shí)，對(duì)電流控制能力急劇下降，漏電率相應(yīng)提高。FinFET 與 FD-SOI 恰是半導(dǎo)體微縮時(shí)代續(xù)命的高招。

盡管 FinFET 與 FD-SOI 師出同門，但是，兩者卻被“陣營(yíng)化”，F(xiàn)inFET 陣營(yíng)占據(jù)絕對(duì)優(yōu)勢(shì)。格羅方德是為數(shù)不多的 FD-SOI 技術(shù)堅(jiān)守與推動(dòng)者了。FD-SOI 能是否叫板 FinFET？希望格羅方德 12 英寸晶圓廠能給出答案。

本期《e 人館》我們就來(lái)談?wù)?FinFET 與 FD-SOI 技術(shù)的發(fā)明者胡正明教授。

胡正明，1947 年 7 月出生于北京豆芽菜胡同，在中國(guó)臺(tái)灣長(zhǎng)大，1973 年獲美國(guó)加州大學(xué)伯克利分校博士學(xué)位，曾任臺(tái)積電首席技術(shù)官?，F(xiàn)任美國(guó)加州大學(xué)伯克利分校杰出講座教授、北京大學(xué)計(jì)算機(jī)科學(xué)技術(shù)系兼職教授、中國(guó)科學(xué)院微電子所榮譽(yù)教授、中國(guó)臺(tái)灣交通大學(xué)(新竹)微電子器件榮譽(yù)教授、1991-1994 年任清華大學(xué)(北京)微電子學(xué)研究所榮譽(yù)教授。1997 年當(dāng)選為美國(guó)工程科學(xué)院院士。2007 年當(dāng)選中國(guó)科學(xué)院外籍院士。FinFET 技術(shù)發(fā)明人、FD-SOI 工藝發(fā)明人、國(guó)際微電子學(xué)家。

1999 年，胡正明教授在美國(guó)加州大學(xué)領(lǐng)導(dǎo)著一個(gè)由美國(guó)國(guó)防部高級(jí)研究計(jì)劃局出資贊助的研究小組，當(dāng)時(shí)他們的研究目標(biāo)是 CMOS 技術(shù)如何拓展到 25nm 及以下領(lǐng)域。因?yàn)楫?dāng)柵極長(zhǎng)度逼近 20nm 大關(guān)時(shí)，對(duì)電流控制能力急劇下降，漏電率相應(yīng)提高。傳統(tǒng)的平面 MOSFET 結(jié)構(gòu)中，已不再適用。而到 2010 年時(shí)，Bulk CMOS（體硅）工藝技術(shù)會(huì)在 20nm 走到盡頭。

胡教授提出了有兩種解決途徑：一種立體型結(jié)構(gòu)的 FinFET 晶體管（鰭式晶體管，1999 年發(fā)布)，另外一種是基于 SOI 的超薄絕緣層上硅體技術(shù) (UTB-SOI，也就是 FD-SOI 晶體管技術(shù)，2000 年發(fā)布)。

FinFET 和 FD-SOI 工藝的發(fā)明得以使 10nm/14nm/16nm 摩爾定律在今天延續(xù)傳奇。

也正是因?yàn)?FinFET 技術(shù)，美國(guó)總統(tǒng)奧巴馬于 2016 年 5 月 19 日在白宮為胡正明頒發(fā)美國(guó)國(guó)家科學(xué)獎(jiǎng)?wù)隆?/p>

下面我們就簡(jiǎn)單看看 FinFET 與 FD-SOI 技術(shù)。

對(duì)于 MOS 而言，左邊為源極，右邊為漏極（也稱為汲極），中間為柵極（也稱為閘極），柵極下方有一層厚度很薄的氧化物。因?yàn)橹虚g由上而下依序?yàn)榻饘?、氧化物、半?dǎo)體，因此稱為 MOS。

隨著晶體管尺寸的縮小，源極和柵極的溝道不斷縮短，當(dāng)溝道縮短到一定程度的時(shí)候，量子隧穿效應(yīng)就會(huì)變得極為容易。換言之，就算沒(méi)有加電壓，源極和漏極都可以認(rèn)為是互通的，晶體管就失去了本身開關(guān)的作用，沒(méi)有辦法實(shí)現(xiàn)邏輯電路。

?

FinFET

由胡正明、Tsu-Jae King-Liu、Jeffrey Bokor 等三位教授發(fā)明了，實(shí)現(xiàn)了兩點(diǎn)突破，一是把晶體做薄后解決了漏電問(wèn)題，二是向上發(fā)展，晶片內(nèi)構(gòu)從水平變成垂直即二維變成三維。

FinFET 結(jié)構(gòu)看起來(lái)像魚鰭，所以也被稱為鰭型結(jié)構(gòu)，其最大的優(yōu)點(diǎn)是 Gate 三面環(huán)繞 D、S 兩極之間的溝道（通道），實(shí)際的溝道寬度急劇地變寬，溝道的導(dǎo)通電阻急劇地降低，流過(guò)電流的能力大大增強(qiáng)；同時(shí)也極大地減少了漏電流的產(chǎn)生，這樣就可以和以前一樣繼續(xù)進(jìn)一步減小柵長(zhǎng)。

FinFET 呈立體板狀結(jié)構(gòu)，閘極與通道之間的接觸面積變大了，即使擅長(zhǎng)縮小到 20nm 以下，仍然可保留很大的接觸面積，可以控制電子是否能由源極流到漏極，因此可以更妥善的控制電流，同時(shí)降低漏電和動(dòng)態(tài)功率耗損。這就是為摩爾定律“續(xù)命”的原因了。

此處，我們不得不提到一個(gè)人，梁孟松。胡正明教授是梁孟松的博士論文指導(dǎo)教授，也就是說(shuō)，梁孟松是 FinFET 技術(shù)的核心人物之一。

曾經(jīng)，臺(tái)積電沒(méi)有重用梁孟松繼續(xù)研發(fā)此技術(shù)，而他跳糟到三星， 于是三星的 FinFET 制程技術(shù)突飛猛進(jìn)甚至超越臺(tái)積電。

雖然臺(tái)積電控告梁孟松侵權(quán)與違反競(jìng)業(yè)禁止條款獲得勝訴，但是這卻帶來(lái)一場(chǎng)中國(guó)臺(tái)灣半導(dǎo)體晶圓代工產(chǎn)業(yè)的重大危機(jī)。

FD-SOI

相比 FinFET，F(xiàn)D-SOI 陣營(yíng)要冷清很多，英特爾與臺(tái)積電似乎已經(jīng)將 FinFET 當(dāng)成標(biāo)準(zhǔn)技術(shù)。

FD-SOI 要比 FinFET 落后？答案是否定的。

與 FinFET 技術(shù)相比，F(xiàn)D-SOI 的優(yōu)勢(shì)更為明顯。

FD- SOI（全耗盡絕緣層上硅）技術(shù)仍然采用平面型晶體管，其硅薄膜可自然地限定源漏結(jié)深，同時(shí)限定了源漏結(jié)的耗盡區(qū)，從而可改善 DIBL(漏致勢(shì)壘降低)等短溝道效應(yīng)，改善器件的亞閾特性，降低電路的靜態(tài)功耗。此外，F(xiàn)D-SOI 晶體管無(wú)需溝道摻雜，可以避免 RDF（隨機(jī)摻雜漲落)等效應(yīng)，從而保持穩(wěn)定的閾值電壓，同時(shí)還可以避免因摻雜而引起的遷移率退化。

體偏壓技術(shù)(body-bias)是 FD-SOI 技術(shù)所獨(dú)有的特點(diǎn)，也是讓該技術(shù)最受關(guān)注的特點(diǎn)。通過(guò)把硅做得極薄，讓它可以全部耗盡，所以不會(huì)再漏電流。如果再將氧化硅層做的非常薄，同時(shí)放入偏置裝置(bias)，就可以調(diào)節(jié)控制這個(gè)晶體管。如果放入的是正偏壓，可以實(shí)現(xiàn)性能快速增強(qiáng);如果放入的是負(fù)偏壓，我們實(shí)際上可以關(guān)掉該裝置。讓它實(shí)現(xiàn)很低的漏電流，大概是 1pA/micron 的水平。

FD-SOI 向后兼容傳統(tǒng)的成熟的基板 CMOS 工藝。

在莫大康《SOI 與 FinFET 技術(shù)誰(shuí)更優(yōu)》一文中可看到 FD-SOI 有以下幾大優(yōu)勢(shì)：

SOI 工藝的優(yōu)勢(shì)：

1. 減少寄生電容，提高器件頻率，與體硅相比 SOI 器件的工作頻率提高 20-35%。
2. 由于減少寄生電容和降低漏電流，SOI 器件的功耗相比體硅下降 35-70%。
3. 消除了閂鎖效應(yīng)（閂鎖效應(yīng)，即 Latch up， 是指 CMOS 芯片中，由于寄生的 PNP 和 NPN 雙極性 BJT 相互影響而產(chǎn)生 在電源和地線之間的一低阻抗通路, 它的存在會(huì)使 VDD 和 GND 之間產(chǎn)生大電流。）。隨著 IC 制造工藝的發(fā)展，封裝密度和集成度越來(lái)越高，產(chǎn)生閂鎖效應(yīng)的可能性會(huì)越來(lái)越大。
4. 抑制襯底的脈沖電流干涉,減少軟錯(cuò)誤的發(fā)生。
5. 與硅工藝相容，可減少 13-20%工序。

?

胡教授曾說(shuō)：“我當(dāng)時(shí)覺(jué)得我們恐怕沒(méi)有辦法搞到可以滿足這種條件的 SOI 基體，沒(méi)有公司能夠?qū)ν夤?yīng)硅膜厚度僅有 5nm 的 SOI 晶圓。我當(dāng)時(shí)覺(jué)得這不太可能實(shí)現(xiàn)，或者說(shuō)等人們具備這種技術(shù)能力時(shí)，F(xiàn)inFET 技術(shù)可能已經(jīng)得到了充分的發(fā)展。不過(guò)兩年前法國(guó) Soitec 公司改變了這種情況，他們開始推出 300mm UTB-SOI 的晶圓樣品，這些晶圓的頂層硅膜原始厚度只有 12nm，然后再經(jīng)處理去掉頂部的 7nm 厚度硅膜，最后便可得到 5nm 厚度的硅膜。這便為 UTB-SOI 技術(shù)的實(shí)用化鋪平了道路?！?/p>

如何押寶？

半導(dǎo)體廠商應(yīng)該押寶 FinFET 還是 FD-SOI 工藝技術(shù)？這個(gè)問(wèn)題在業(yè)內(nèi)討論已久，偏向 FinFET 的似乎要多一些。因?yàn)榇蟛糠职雽?dǎo)體廠商的開發(fā)工作方向轉(zhuǎn)向了 FinFET 技術(shù)。

胡正明教授認(rèn)為，F(xiàn)inFET 和 UTB-SOI 技術(shù)是可以并存的，不過(guò)在未來(lái)幾年內(nèi)，兩者都會(huì)想盡辦法彼此超越對(duì)方成為主流技術(shù)?，F(xiàn)在 Intel 采用了 FinFET 技術(shù)，原因是這種技術(shù)可以讓微處理器的性能相對(duì)更強(qiáng)；而臺(tái)積電、格羅方德或三星等晶圓代工廠，必須要同時(shí)提供以上兩種工藝產(chǎn)能服務(wù)客戶。

胡正明教授曾推測(cè)：臺(tái)積電公司會(huì)在 14nm 節(jié)點(diǎn)開始采用 FinFET 技術(shù)，然后則會(huì)為低功耗產(chǎn)品的用戶推出應(yīng)用了 UTB-SOI 技術(shù)的產(chǎn)品。而聯(lián)電公司則會(huì)減輕對(duì) FinFET 技術(shù)的投資力度，并直接轉(zhuǎn)向 UTB-SOI 技術(shù)。而事實(shí)的確如此。????????????????????????????????????????????????????

除了 FinFET 與 FD-SOI，胡正明教授還有諸多的科學(xué)貢獻(xiàn)，比如領(lǐng)導(dǎo)研究出 BSIM，從實(shí)際 MOSFET 晶體管的復(fù)雜物理推演出數(shù)學(xué)模型，該數(shù)學(xué)模型于 1997 年被國(guó)際上 38 家大公司參與的晶體管模型理事會(huì)選為設(shè)計(jì)芯片的第一個(gè)且唯一的國(guó)際標(biāo)準(zhǔn)；首先提出熱電子失效的物理機(jī)制，開發(fā)出用碰撞電離電流快速預(yù)測(cè)器件壽命的方法，并且提出薄氧化層失效的物理機(jī)制和用高電壓快速預(yù)測(cè)薄氧化層壽命的方法；首創(chuàng)了在器件可靠性物理的基礎(chǔ)上的 IC 可靠性的計(jì)算機(jī)數(shù)值模擬工具。?

在這個(gè)微縮時(shí)代，胡正明教授鼓勵(lì)半導(dǎo)體從業(yè)人員保持信心，曾講到：“產(chǎn)業(yè)的進(jìn)步需要我們通過(guò)不斷的改進(jìn)，過(guò)去五十年是這樣走過(guò)來(lái)的，相信未來(lái)五十年也會(huì)這樣走下去?！?/p>

與非網(wǎng)原創(chuàng)內(nèi)容，未經(jīng)許可，不得轉(zhuǎn)載！