帶有HLS的FPGA的UART發(fā)送

該項目在HLS中實現了UART發(fā)送邏輯設計。

硬件組件：

Digilent Basys 3×1個

USB-A轉Micro-USB電纜×1個

軟件應用程序和在線服務：

Vivado Design Suite HLx版本

UART是一種用于串行通信的舊機制，至今仍在數個電子板和計算平臺中使用。用HDL語言實現它并不是一件容易的事，可以看作是大學的作業(yè)。在這里，我將以這個例子為例，說明在HLS中實現它是多么容易和有趣。

因此，從概念上講，這是一個微不足道的項目；但是，它對HLS感興趣的人很有啟發(fā)性。

現在是項目定義：下圖顯示了項目的簡單結構。

我們在FPGA中的設計接收8位數據，每按一次按鈕，它就會將其發(fā)送到計算機，以顯示在串行終端中。

Basys3板上的八個滑動開關用于輸入一個字節(jié)的數據（例如字母或符號的ASCII碼）。同樣，UP按鈕用作發(fā)送控制鍵。

設計很簡單，它應該接收數據，然后在其上添加一個“ 0”起始位和一個“ 1”終止位，最后它應以9600 bit / s的波特率發(fā)送出去。

由于Basys3板具有100MHz的時鐘信號，因此可以使用簡單的for循環(huán)生成波特率時鐘信號。