74LS373是一種集成電路芯片,屬于低功耗SchottkyTTL(Transistor-Transistor Logic)系列。它包含8個透明的D型鎖存器,每個鎖存器都帶有輸出極,可以在時鐘脈沖的邊緣觸發(fā)。該器件主要用于數(shù)字系統(tǒng)中數(shù)據(jù)的暫存、分揀和選擇。
閱讀更多行業(yè)資訊,可移步與非原創(chuàng) ,AI視覺產(chǎn)業(yè)調(diào)研報告、中國本土電源管理芯片產(chǎn)業(yè)地圖、本土MCU廠商三大維度對比等產(chǎn)業(yè)分析可查閱。
1.74LS373引腳圖及功能表
引腳編號 | 符號 | 名稱 | 描述 |
---|---|---|---|
1~8 | D0~D7 | 數(shù)據(jù)輸入 | 用于輸入需要暫存的8位數(shù)據(jù) |
11,12,14 | OEn, Latch Enable, Output Enable | 使能控制端 | OEn為高電平時,輸出無效;Latch Enable為高電平時,鎖存器開始工作;Output Enable為低電平時,允許數(shù)據(jù)輸出。 |
9,10,13,15 | GND, Q0~Q7 | 供電和數(shù)據(jù)輸出 | GND是地線,Q0~Q7是存儲在鎖存器中的數(shù)據(jù)的輸出。 |
2.74LS373的工作原理
74LS373的工作可以分為兩個部分:數(shù)據(jù)輸入和控制信號處理。當Latch Enable輸入信號為高電平時,鎖存器開始工作,將輸入的數(shù)據(jù)存儲到相應(yīng)的鎖存器中。當Output Enable輸入信號為低電平時,鎖存器中存儲的數(shù)據(jù)可以輸出到Q0~Q7引腳。同時,若OEn輸入為低電平,則輸出無效。
3.74LS373邏輯電路真值表
以下是74LS373鎖存器的邏輯電路真值表:
Dn | LE | OE | Qn |
---|---|---|---|
L | H | X | No change |
H | H | X | No change |
X | X | L | High impedance |
X | X | H | Stored data |
X表示邏輯電平不確定,H表示高電平,L表示低電平。
閱讀全文