了解SPI總線常識，竟如此簡單

1、SPI簡介

SPI，即Serial Peripheral Interface的英文縮寫。從字面意思看就是串行外部設(shè)備接口，是一種全雙工、高速、同步的通信總線。

SPI最早是摩托羅拉公司開發(fā)的全雙工同步串行總線，用于微控制器（MCU）連接外部設(shè)備之間的同步串行通信。主要應(yīng)用于Flash、數(shù)模轉(zhuǎn)換器、信號處理器、控制器、EEPROM存儲器等外設(shè)中。

SPI總線屬于一主多從接口，和I2C不同的是，SPI 采用CS片選來控制主機與那個從機通信。

現(xiàn)在的單片機幾乎都支持SPI總線，其已經(jīng)成為一種高速、同步、雙工的通用標(biāo)準(zhǔn)，在IoT產(chǎn)品中得到廣泛應(yīng)用。

2、SPI 有幾根線？

SPI通常有4根線（四線制），可實現(xiàn)全雙工通信。

【SCK】: 串行時鐘（Serial Clock）

【MOSI】:主發(fā)從收信號（Master Output, Slave Input）

【MISO】:主收從發(fā)信號（Master Input, Slave Output）

【CS/CS】:片選信號（Slave Select）

 
SPI應(yīng)用也有3根線（三線制），實現(xiàn)半雙工通信。

 
3、SPI 通信原理

SPI模塊為了和外設(shè)進(jìn)行數(shù)據(jù)交換，根據(jù)外設(shè)工作要求，其輸出串行同步時鐘極性和相位可以進(jìn)行配置，通過CPHA（時鐘相位）、CPOL（時鐘極性）來控制設(shè)備的通信模式。

時鐘極性CPOL是用來配置SCK的電平在哪種狀態(tài)時是有效狀態(tài)或者空閑狀態(tài)。時鐘相位CPHA是用來配置數(shù)據(jù)采樣是在哪個邊沿：

CPHA=0，數(shù)據(jù)采樣是在第1個邊沿，數(shù)據(jù)發(fā)送在第2個邊沿

CPHA=1，數(shù)據(jù)采樣是在第2個邊沿，數(shù)據(jù)發(fā)送在第1個邊沿

CPOL=0，當(dāng)SCLK=0時處于空閑態(tài)，有效狀態(tài)就是SCLK處于高電平時

CPOL=1，當(dāng)SCLK=1時處于空閑態(tài)，有效狀態(tài)就是SCLK處于低電平時

CPHA=0、CPOL=0：此時空閑態(tài)時，SCK處于低電平，數(shù)據(jù)采樣是在第1個邊沿，就是SCK由低電平到高電平的跳變，所以數(shù)據(jù)采樣是在上升沿(準(zhǔn)備數(shù)據(jù)），（發(fā)送數(shù)據(jù)）數(shù)據(jù)發(fā)送是在下降沿。

CPHA=0、CPOL=1：此時空閑態(tài)時，SCK處于高電平，數(shù)據(jù)采集是在第1個邊沿，即SCK由高電平到低電平的跳變，所以數(shù)據(jù)采集是在下降沿，數(shù)據(jù)發(fā)送是在上升沿。

CPHA=1、CPOL=0：此時空閑態(tài)時，SCK處于低電平，數(shù)據(jù)發(fā)送是在第1個邊沿，即SCK由低電平到高電平的跳變，所以數(shù)據(jù)采樣是在下降沿，數(shù)據(jù)發(fā)送是在上升沿。

CPHA=1、CPOL=1：此時空閑態(tài)時，SCK處于高電平，數(shù)據(jù)發(fā)送是在第1個邊沿，即SCK由高電平到低電平的跳變，所以數(shù)據(jù)采集是在上升沿，數(shù)據(jù)發(fā)送是在下降沿。

另外，分享個時序圖識圖方法。交叉線：數(shù)據(jù)允許發(fā)生改變，但不一定要變。平行線：數(shù)據(jù)不允許發(fā)生改變，必須穩(wěn)定發(fā)送。

 
再細(xì)說傳輸時序。SPI接口在內(nèi)部硬件實際上是兩個簡單的移位寄存器,傳輸?shù)臄?shù)據(jù)為8位，在主器件產(chǎn)生的從器件使能信號和移位脈沖下，按位傳輸，高位在前，低位在后。如下圖所示，在SCLK的下降沿上數(shù)據(jù)改變，上升沿一位數(shù)據(jù)被存入移位寄存器。SPI接口沒有指定的流控制，沒有應(yīng)答機制確認(rèn)是否接收到數(shù)據(jù)。
 

4、SPI 的特征

4.1 優(yōu)勢

• 高速
• 同步
• 全雙工
• 總線結(jié)構(gòu)
• 主從及通信模式

4.2 缺點

• 無指定流控制
• 沒有應(yīng)答機制確認(rèn)