CPU一哥放手一搏！最新一代10nm重新定義晶體管

在 8 月 13 日的 Intel 架構(gòu)日新聞發(fā)布會上，Intel 首席架構(gòu)師 Raja Koduri 攜手多位英特爾院士和架構(gòu)師，詳細介紹了 Intel 在六大技術(shù)支柱方面所取得的進展。

其中，10 納米 SuperFin 技術(shù)，可以說是 Intel 有史以來最為強大的單節(jié)點內(nèi)性能增強，帶來的性能提升可與全節(jié)點轉(zhuǎn)換相媲美。

此外，Intel 還公布了 Willow Cove 微架構(gòu)和用于移動客戶端的 Tiger Lake SoC 架構(gòu)細節(jié)，并首次介紹了可實現(xiàn)全擴展的 Xe 圖形架構(gòu)。這些創(chuàng)新的架構(gòu)可服務(wù)于消費類、高性能計算以及游戲應(yīng)用市場。

重新定義 FinFET，10nm SuperFin 史上最強

在 10nm 制程工藝上，Intel 可以說是“精心打磨”。在 TSMC、三星電子致力于向 7nm/6nm/5nm 甚至更高級別工藝挺進的時候，Intel 最新的技術(shù)升級能帶來哪些改觀呢？
?

經(jīng)過多年對 FinFET 晶體管技術(shù)的改進，Intel 正在重新定義該技術(shù)。據(jù)介紹，10nm SuperFin 技術(shù)實現(xiàn)了增強型 FinFET 晶體管與 Super MIM（Metal-Insulator-Metal）電容器的結(jié)合，實現(xiàn)了 Intel 歷史上最強大的單節(jié)點內(nèi)性能增強。

SuperFin 技術(shù)能夠提供增強的外延源極 / 漏極、改進的柵極工藝和額外的柵極間距，并通過以下方式實現(xiàn)更高的性能：

• 增強源極和漏極上晶體結(jié)構(gòu)的外延長度，從而增加應(yīng)變并減小電阻，以允許更多電流通過通道。
• 改進柵極工藝以實現(xiàn)更高的通道遷移率，從而使電荷載流子更快地移動。
• 提供額外的柵極間距選項可為需要最高性能的芯片功能提供更高的驅(qū)動電流。
• 使用新型薄壁阻隔將過孔電阻降低了 30％，從而提升了互連性能表現(xiàn)。
• 與行業(yè)標(biāo)準相比，在同等的占位面積內(nèi)電容增加了 5 倍，從而減少了電壓下降，顯著提高了產(chǎn)品性能。值得一提的是，該技術(shù)由一類新型的“高 K”（Hi-K）電介質(zhì)材料實現(xiàn)，該材料可以堆疊在厚度僅為幾埃厚的超薄層中，從而形成重復(fù)的“超晶格”結(jié)構(gòu)，據(jù)稱該技術(shù)現(xiàn)在領(lǐng)先于其他芯片制造商。

Intel 方面透露，10nm SuperFin 技術(shù)將運用于代號為“Tiger Lake”的下一代移動處理器中。Tiger Lake 正在生產(chǎn)中，OEM 產(chǎn)品將在今年跨年的假日季期間上市。

Intel 同時透露了下一代處理器技術(shù)的路線圖，將主要針對數(shù)據(jù)中心進行優(yōu)化，具體細節(jié)未表，會在現(xiàn)有 10nm SuperFin 基礎(chǔ)上進一步優(yōu)化。
?

?

先進封裝仍是重要的差異化優(yōu)勢

業(yè)界之前并沒有在先進封裝上投入太多精力，但近年來情況發(fā)生了變化。先進封裝已成為各公司打造差異化優(yōu)勢的一個重要方面，以及一個能夠提升性能、提高功率、縮小外形尺寸和提高帶寬的機會。封裝不僅僅是制造過程的最后一步，它正在成為產(chǎn)品創(chuàng)新的催化劑。
?

當(dāng)今大多數(shù)封裝技術(shù)中使用的是傳統(tǒng)的“熱壓結(jié)合（thermocompression bonding）”技術(shù)，而“混合結(jié)合（Hybrid bonding）”正在成為這一技術(shù)的替代品。

根據(jù) Intel 的最新發(fā)布，使用“混合結(jié)合”技術(shù)的測試芯片已在 2020 年第二季度流片，這項新技術(shù)能夠加速實現(xiàn) 10 微米及以下的凸點間距，提供更高的互連密度、帶寬和更低的功率。

通過一系列基礎(chǔ)工具，包括將 EMIB 和 Foveros 技術(shù)相結(jié)合的創(chuàng)新應(yīng)用（Co-EMIB）、全方位互連（ODI）技術(shù)、和全新裸片間接口（MDIO）技術(shù)，Intel 仍在不斷將先進封裝技術(shù)與制程工藝相結(jié)合，通過將芯片和小芯片進行封裝，在新的多元化模塊中將各種 IP 和制程技術(shù)與不同的內(nèi)存和 I/O 單元進行混搭，實現(xiàn)更靈活的芯片架構(gòu)。

下一代 CPU 微架構(gòu) Willow Cove 曝光

Willow Cove 是 Intel 的下一代 CPU 微架構(gòu)，基于最新的處理器技術(shù)和 10nm SuperFin 技術(shù)，在 Sunny Cove 架構(gòu)的基礎(chǔ)上，提供超越代間 CPU 性能的提高，在頻率以及功率效率也有極大地提升。

它還將重新設(shè)計的緩存架構(gòu)引入到更大的非相容 1.25MB MLC 中，并通過 Intel 控制流強制技術(shù)（Control Flow Enforcement Technology）增強了安全性。

關(guān)于 Intel 的 Tiger Lake，之前就盛傳會在顯示技術(shù)、I/O 技術(shù)上進行創(chuàng)新。根據(jù)最新的發(fā)布來看，這些傳言都得到了驗證。作為首個在 SoC 架構(gòu)中采用全新 Xe-LP 圖形微架構(gòu)的處理器，Tiger Lake 在關(guān)鍵計算矢量方面提供了智能性能和突破性進展，它可以對 CPU、AI 加速器進行優(yōu)化，將使 CPU 性能得到超越一代的提升，并實現(xiàn)大規(guī)模的 AI 性能提升、圖形性能飛躍，以及整個 SoC 中一整套頂級 IP，如全新集成的 Thunderbolt 4。
?

Tiger Lake SoC 架構(gòu)提供：

• 全新 Willow Cove CPU 核心 - 基于 10nm SuperFin 技術(shù)，提升頻率。
• 新 Xe 圖形架構(gòu) - 具有 96 個執(zhí)行單元（EUs），每瓦性能效率顯著提高。
• 電源管理 - 一致性結(jié)構(gòu)中的自主動態(tài)電壓頻率調(diào)整（DVFS），提高了全集成電壓穩(wěn)壓器（FIVR）效率。
• 結(jié)構(gòu)和內(nèi)存–一致性結(jié)構(gòu)帶寬增加 2 倍，約 86GB/s 內(nèi)存帶寬，經(jīng)驗證的 LP4x-4267、DDR4-3200；LP5-5400 架構(gòu)功能?。
• 高斯網(wǎng)絡(luò)加速器 GNA 2.0 專用 IP，用于低功耗神經(jīng)推理計算，減輕 CPU 處理。運行音頻噪音抑制工作負載情況下，采用 GNA 推理計算的 CPU 利用率比不采用 GNA 的 CPU 低 20%。
• I/O- 集成 TB4/USB4，CPU 上集成 PCIe Gen 4，用于低延遲、高帶寬設(shè)備對內(nèi)存的訪問。
• 顯示 -64GB/s 的同步傳輸帶寬用于支持多個高分辨率顯示器。到內(nèi)存的專用結(jié)構(gòu)路徑，以保持服務(wù)質(zhì)量。
• IPU6-6 個傳感器，具有 4K 30 幀視頻、27MP 像素圖像；最高 4K90 幀和 42MP 像素圖像架構(gòu)功能。

這意味著，Tiger Lake 將比基于 Sunny Cove 架構(gòu)的上一代 Ice Lake 處理器實現(xiàn)飛躍，也使得與 AMD 基于 Zen3 架構(gòu)處理器的競爭更加充滿看點。
?

根據(jù) Intel 此次釋放出來的 CPU 架構(gòu)路線圖來看，Alder Lake 是下一代采用混合架構(gòu)的客戶端產(chǎn)品，它將結(jié)合英特爾即將推出的兩種架構(gòu)——Golden Cove 和 Gracemont，并將進行優(yōu)化，以提供更好的效能功耗比。

?

Xe 圖形架構(gòu)奠定基礎(chǔ)，首款針對數(shù)據(jù)中心的獨立 GPU 發(fā)布

基于 Xe 圖形架構(gòu)，Intel 詳細介紹了經(jīng)過優(yōu)化的 Xe-LP（低功耗）微架構(gòu)和軟件，可為移動平臺提供高效的性能。

Xe-LP 是 Intel 目前針對 PC 和移動計算平臺的最高效架構(gòu)，最高配置 EU 單元達 96 組，并具有新架構(gòu)設(shè)計，包括異步計算、視圖實例化（view instancing）、采樣器反饋（sampler feedback）、帶有 AV1 的更新版媒體引擎以及更新版顯示引擎等。

這將使新的終端用戶功能具備即時游戲調(diào)整（Instant Game Tuning）、捕捉與流媒體及圖像銳化。在軟件優(yōu)化方面，Xe-LP 將通過新的 DX11 路徑和優(yōu)化的編譯器對驅(qū)動進行改進。

據(jù)介紹，首款 Xe-HP 芯片已于實驗室完成啟動測試，將于明年推出，功能類似于多核 GPU。Xe-HP 是業(yè)界首個多區(qū)塊（multi-tiled）、高度可擴展的高性能架構(gòu)，可提供數(shù)據(jù)中心級、機架級媒體性能，GPU 可擴展性和 AI 優(yōu)化。涵蓋了從一個區(qū)塊（tile）到兩個和四個區(qū)塊的動態(tài)范圍的計算。

針對低功耗系列的 Xe-LP，可以說是一個入門級的獨立 GPU 架構(gòu)。而 Xe 微架構(gòu)的變體——Xe-HPG，是一種專為游戲優(yōu)化的微架構(gòu)，結(jié)合了 Xe-LP 效能功耗比的構(gòu)建模塊，利用 Xe-HP 的可擴展性對 Xe-HPC 進行了更強的配置和計算頻率的優(yōu)化。同時，Xe-HPG 添加了基于 GDDR6 的新內(nèi)存子系統(tǒng)以提高性價比，且將具有加速的光線跟蹤支持。

Xe-HPG 預(yù)計將于 2021 年開始發(fā)貨。在高端游戲市場，是否能與 AMD 的 RDNA 2 或英偉達的 Ampere 系列一較高下，值得關(guān)注。

?

飽受期待的還有 Intel 在獨立 GPU 方面的創(chuàng)新，此次曝光的有 Server GPU（SG1），是 Intel 針對數(shù)據(jù)中心的首款基于 Xe 架構(gòu)的獨立圖形顯卡。SG1 通過實現(xiàn) 4 個 DG1 的聚合，可以以很小的尺寸將性能提升至數(shù)據(jù)中心級別，以實現(xiàn)低延遲、高密度的安卓云游戲和視頻流。SG1 將于今年晚些時候發(fā)貨。

同時，首款基于 Xe 架構(gòu)的獨立圖形顯卡 DG1 也已投產(chǎn)，它是 Intel 首款基于 Xe-LP 微架構(gòu)、針對 PC 的獨立圖形顯卡。有望按計劃于 2020 年開始交付。DG1 現(xiàn)在可在 Intel DevCloud 上供早期訪問用戶使用。

Intel 顯卡指揮中心（IGCC）也增加了新功能，包括即時游戲調(diào)整和游戲銳化。即時游戲調(diào)整是一個專用于游戲的驅(qū)動，可以比以前更快地推送修復(fù)和優(yōu)化給最終用戶。而游戲銳化使用感知自適應(yīng)銳化，通過一種基于計算著色器的自適應(yīng)銳化算法提高游戲中的圖像清晰度。此功能對于使用分辨率縮放以平衡性能和圖像質(zhì)量的游戲尤其有用，是 IGCC 中的一項可選功能。

10nm Ice Lake 年底推出，下一代超算 CPU 仍內(nèi)置 AI 加速

數(shù)據(jù)中心處理器方面，首款基于 10nm 的至強可擴展處理器 Ice Lake 將于今年底推出。Ice Lake 產(chǎn)品將在跨工作負載的吞吐量和響應(yīng)能力方面提供強勁性能。它將帶來一系列技術(shù)，包括全內(nèi)存加密、PCIe Gen 4、8 個內(nèi)存通道等，以及可加快密碼運算速度的增強指令集。Ice Lak 系列中也會推出針對網(wǎng)絡(luò)存儲和物聯(lián)網(wǎng)的變體。

Sapphire Rapids 是 Intel 基于增強型 SuperFin 技術(shù)的下一代至強可擴展處理器，將提供眾多行業(yè)標(biāo)準技術(shù)，包括 DDR5、PCIe Gen 5、Compute Express Link 1.1 等。

據(jù)悉，Sapphire Rapids 將是美國阿貢國家實驗室“極光”超級計算機系統(tǒng)（Aurora Exascale）中使用的 CPU，它將延續(xù)英特爾的內(nèi)置人工智能加速策略，使用一種名為先進的矩陣擴展（AMX）的新加速器。Sapphire Rapids 預(yù)計將于 2021 年下半年開始首批生產(chǎn)發(fā)貨。

FPGA 方面，Intel 展示了下一代 224G-PAM4 TX 收發(fā)器，以示其在先進 FPGA 技術(shù)上的不斷創(chuàng)新和連續(xù)三代收發(fā)器領(lǐng)域的領(lǐng)先地位。
?

oneAPI Gold 版本將于今年晚些時候推出

Intel 在軟件領(lǐng)域的策略是“一個架構(gòu)”，圍繞架構(gòu)進行擴展。7 月發(fā)布的第八版的 oneAPI Beta，為分布式數(shù)據(jù)分析帶來了新的功能和提升，包括渲染性能、性能分析以及視頻和線程文庫。

?

oneAPI Gold 版本將于今年晚些時候推出，為開發(fā)人員提供在標(biāo)量、矢量、距陣和空間體系結(jié)構(gòu)上保證產(chǎn)品級別的質(zhì)量和性能的解決方案。

?

結(jié)語

在 2018 年的 Intel“架構(gòu)日”上，Intel 就提出了扎根于六大技術(shù)支柱——制程和封裝、架構(gòu)、內(nèi)存和存儲、互連、安全、軟件，將通過橫跨這六大技術(shù)的全方位計算創(chuàng)新，驅(qū)動計算性能的指數(shù)級提升。

究其原因，不斷變化的市場和摩爾定律的現(xiàn)狀要求 Intel 必須進行技術(shù)戰(zhàn)略變革，需要從傳統(tǒng)的“Tick-Tock”戰(zhàn)略模式走向更成熟、更適應(yīng)未來的新模式。

從這些最新公開的信息看，Intel 這六大技術(shù)支柱都在同步進展中，并在引領(lǐng)業(yè)界進入一個更多元的計算世界。而不論是晶體管創(chuàng)新，還是架構(gòu)升級，或是先進封裝技術(shù)，全方位的計算創(chuàng)新才能滿足海量數(shù)據(jù)爆發(fā)對計算力的更高要求。