加入星計劃,您可以享受以下權益:

  • 創(chuàng)作內容快速變現(xiàn)
  • 行業(yè)影響力擴散
  • 作品版權保護
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質創(chuàng)作者
  • 5000+ 長期合作伙伴
立即加入
  • 正文
    • 蜿蜒曲折的道路??
    • 保持對焦??
    • 不斷變化??
    • 下注???
  • 推薦器件
  • 相關推薦
  • 電子產業(yè)圖譜
申請入駐 產業(yè)圖譜

高NA EUV迎來制程的岔路口

04/23 10:40
2469
閱讀需 11 分鐘
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點資訊討論

半導體行業(yè)的領軍企業(yè)正努力爭取進入所謂的“埃時代”(Angstrom era)。在所謂的3nm工藝節(jié)點附近的節(jié)點上,以“埃”而不是以“納米”來命名技術節(jié)點成為了一種時尚,因此不是1.5nm,而是15埃。正是在這一點上,對晶圓上更精細圖案的要求超出了當今EUV光刻系統(tǒng)和程序的能力。?

如今,只要小心謹慎,就能在硅片表面打印出線條間距約為13nm的圖案,這對于當今所謂的5nm工藝來說已經足夠精細。這些圖案被投射到一層輻射敏感材料光阻層上。然后對圖案進行顯影,并通過相當復雜的蝕刻和清洗過程將圖案轉移到光刻膠下面的臨時材料層上。這些材料層反過來又形成了一道堅硬的屏障,通過這道屏障可以蝕刻掉材料,或將材料添加到晶圓表面,從而形成構成集成電路晶體管和導線。

對于3nm一代,最關鍵的層(例如與晶體管進行電氣連接的層或構成金屬互連的第一層)將需要略微細于13nm的分辨率,以便與最密集的晶體管進行連接。這已經超出了當今EUV系統(tǒng)的能力范圍。

該行業(yè)現(xiàn)在正面臨著一個岔路口。岔路口的一個分支由TSMC的支持,依靠雙圖案化來解決分辨率問題。雙圖案化不是試圖提高光刻系統(tǒng)的分辨率,而是使用兩個獨立的掩膜來形成密集的圖案,在不同的掩膜上交替放置線或點或其他東西。這樣,每個掩膜產生的分辨率都不會超過13nm,但當兩個掩膜相繼使用時,產生的圖案特征幾乎可以接近兩倍。

問題在于復雜性。雙圖案化需要兩個掩膜,而不是每個關鍵步驟一個掩膜,而且,取決于你做得有多巧妙,這些層上的處理工序幾乎是原來的兩倍。而兩個圖案之間的對準必須近乎完美,因為這兩個圖案是從兩個不同的掩膜上投射出來的,分別通過EUV系統(tǒng)的兩個不同通道。

另一個分支依賴于具有更高分辨率的新一代EUV系統(tǒng)。現(xiàn)在,成品層的分辨率受到很多因素的影響。但第一個因素是EUV系統(tǒng)的光學分辨率。根據光學領域的經驗法則,在理想系統(tǒng)中,分辨率與光源波長除以光學系統(tǒng)的數值孔徑(NA)成正比。NA是一種測量值,有點像照相機中的光圈值?;旧?,光路直徑越大,NA就越大。

EUV系統(tǒng)的波長由光源固定在13.5nm。因此,要獲得更精細的分辨率,就必須提高NA值。這正是ASML(唯一的EUV設備供應商)所做的,他們已將NA值從0.33提高到目前正在開發(fā)的0.55。這將把分辨率從現(xiàn)在的13nm提高到新的8nm。

蜿蜒曲折的道路??

這一看似微小的變化(實際上是稍稍增大了構成EUV系統(tǒng)光路的復雜反射鏡鏈的直徑)本身就是一項重大的工程成就,因為所有元件都需要難以想象的精確表面形狀和光路定位。但這一變化的影響波及整個集成電路制造過程,并帶來新的挑戰(zhàn)。

首先是掩膜。每個掩膜都是刻有圖案的鏡面。在光路的起始位置,X射線源會照亮一個狹窄的狹縫。安裝在移動臺上的掩膜穿過狹縫發(fā)出的光束,反射光沿著鏡面路徑反彈,在反彈的過程中縮小圖像尺寸。最大的掩膜圖案約為100x130mm,在晶圓上產生的視場尺寸為26x33mm,縮小了4倍。

這就是第一個挑戰(zhàn)。ASML需要根據高NA系統(tǒng)的幾何形狀來制作變形系統(tǒng),即在一個軸上將圖像尺寸縮小4倍,而在另一個軸上縮小8倍。這意味著晶圓上產生的場尺寸現(xiàn)在是26x16.5mm,是目前生產的最大die尺寸的一半。因此,最大的die,也就是將首先遷移到3nm節(jié)點的die,將必須使用兩種不同的掩模分兩次進行圖案化,并以某種方式將兩個圖像拼接在一起。如何在生產中做到這一點是一個尚未解決的問題,而且很可能至少與雙圖案化一樣具有挑戰(zhàn)性。

Intel認為,解決方案是采用更大的掩膜。但這反過來又會在掩膜制造和檢測的另一條技術鏈上產生連鎖反應。因此,這個問題仍然懸而未決。

保持對焦??

再往下看,問題就更多了。除了更精細的分辨率外,更大的NA還帶來了一個不太受歡迎的光學效應,更淺的焦深 (DoF)。在晶圓表面完全對焦的圖案,在晶圓表面以上或以下20nm處會變得模糊不清,令人無法接受。

這有兩個原因。其一,光刻膠層的表面并不是一個完美的數學平面。在抗蝕劑結構下面的晶圓表面上已經形成的層可能很不規(guī)則,充滿了鰭狀、帶狀或其他各種凹凸。我們會盡力使這種拓撲結構均勻,從而使光刻膠層接近完美的平面。但這不可能是完美的。較大的DoF有助于確保圖案在光刻膠層的所有部分都能聚焦。較小的視場角意味著平面度更為重要。

另一個問題是,如今的光刻膠層厚度可能與高NA系統(tǒng)的DoF一樣厚。因此,如果對焦出現(xiàn)微小誤差,部分光刻膠就會被焦外光束曝光,導致圖像失真。出于這個原因,以及防止光刻膠層塌陷的一些機械問題,用于高像素光學系統(tǒng)的光刻膠必須大大減薄。這就意味著需要新的材料、新的化學成分,并重新設計光刻膠疊層中涉及的幾個層。

不斷變化??

變化也不止于此。僅舉幾個領域為例,我們應該看看反向光刻技術(ILT)和圖案成型技術。

在3nm范圍內,EUV系統(tǒng)的圖案特征小于照明波長。因此,衍射大大改變了投射到晶圓上的圖像,使線條模糊、縫隙縮小、邊角變圓。ILT軟件最初是在193nm沉浸式光刻系統(tǒng)出現(xiàn)問題時開發(fā)的,而在此之前的EUV系統(tǒng)也曾出現(xiàn)過這種問題。但現(xiàn)在,這個問題再次出現(xiàn)。ILT軟件以理想圖案為起點,將其成像在晶片上。然后,它進行反向計算,實際上是扭轉光學系統(tǒng)的影響,以確定掩膜上應該有什么圖案,從而在晶片上形成理想圖案。

過去,ILT通過使用線性特征(矩形、直角線段和45度線段)來接近所需的掩膜圖案。但是,對更高分辨率的要求已經開始從這些線性近似值轉向在掩膜上使用曲線特征(曲線特征是ILT結果的更精確表示),這使得從軟件開發(fā)人員到掩膜制造商的每個人的工作都變得更加復雜。高NA的增強分辨率將加速這一轉變。

相比之下,圖案整形是在光刻完成工作后進行的。在光刻和光刻膠顯影之后,當圖案從堆棧頂部的超薄光刻膠層轉移到下面更厚、更硬的層時,它將改變晶圓上圖案的形狀。

Sculpta圖案成型技術的開發(fā)商Applied Materials解釋說,該技術可用于任何光刻工藝,以增強臨界間距、控制形狀和改善線邊粗糙度,后者是先進光刻工藝的一個老大難問題。該公司表示,在某些情況下,根據所形成的圖案,Sculpta甚至可以消除雙重圖案化的需要。從這個意義上說,它不僅是對光刻工具的補充,而且可能推遲轉向雙圖案化或高NA的需要。

例如,圖案整形可以將光刻膠中的點轉化為下層中的細長橢圓形,從而顯著減少特征之間的端到端距離。它不能使一個區(qū)域內的特征數量增加一倍,但可以使它們的形狀不同、尺寸更大、距離更近,這對觸點和通孔來說是件好事。雖然高NA EUV不需要這種技術,但在這些關鍵層的圖案化過程中,圖案整形很可能會與之結合使用。

下注???

我們看到,在EUV技術中,提高光路NA是一項重大舉措。這可以提高分辨率,至少在一段時間內無需在關鍵層上進行雙重圖案化。一些分析師認為這是未來的發(fā)展方向,而ASML、IMEC和Intel等實力雄厚的機構似乎也同意這一觀點。但是,高NA帶來了一連串的復雜問題。其他一些行業(yè)玩家(尤其是TSMC)認為,在未來的幾代產品中,雙圖案化將更安全、更便宜。

 

具有諷刺意味的是,這恰恰與Intel和TSMC最初引入EUV時的立場相反。當時,Intel認為嚴格的設計規(guī)則和雙圖案化的廣泛使用將延長193nm光刻機的壽命。TSMC則承諾廣泛使用EUV。這些賭注導致Intel在制程技術上嚴重落后,至今仍在努力追趕?,F(xiàn)在,隨著賭注的反轉,我們又要擲骰子了,贏家或許會再次獲得巨大的技術優(yōu)勢。

推薦器件

更多器件
器件型號 數量 器件廠商 器件描述 數據手冊 ECAD模型 風險等級 參考價格 更多信息
NC7WZ14P6X 1 Fairchild Semiconductor Corporation Inverter, LVC/LCX/Z Series, 2-Func, 1-Input, CMOS, PDSO6, 1.25 MM, ROHS COMPLIANT, EIAJ, SC-88A, SC-70, 6 PIN
$0.34 查看
HEF40106BT,653 1 Nexperia HEF40106B - Hex inverting Schmitt trigger@en-us SOIC 14-Pin

ECAD模型

下載ECAD模型
$0.37 查看
SN74HC14DRG3 1 Texas Instruments 6-ch, 2-V to 6-V inverters with Schmitt-Trigger inputs 14-SOIC -40 to 85

ECAD模型

下載ECAD模型
$0.51 查看

相關推薦

電子產業(yè)圖譜

C.A.S.E.及大出行領域學習及知識分享。歡迎業(yè)內朋友交流~!