Chiplet革命的進行時

在所有關(guān)于chiplet的討論中，重要的是要了解真正的問題是什么，以及行業(yè)在這些問題上的立場。仔細研究一下，我們會發(fā)現(xiàn)三類答案。?

Chiplet、SiP（systems in package）、MDM（multi-die module）…… 圍繞著在集成電路封裝中放入多個die的舊觀念，有了全新的一套詞匯?，F(xiàn)在，這些詞匯、它們所代表的技術(shù)以及實現(xiàn)這些技術(shù)所需的供應(yīng)鏈已分成三大類，全部歸入MDM的大標(biāo)題下。

第一類，以最近的大型GPU和數(shù)據(jù)中心CPU設(shè)計為代表，最符合SiP的概念。第二類，剛剛出現(xiàn)，我們可以稱之為解構(gòu)式SoC。第三類，可能還需要幾年時間，我們可以恰當(dāng)?shù)胤Q之為基于chiplet的系統(tǒng)。要定義每一類系統(tǒng)，我們應(yīng)該討論它們之間的區(qū)別和共同點。

分區(qū)??

設(shè)計MDM的第一步是將系統(tǒng)劃分為不同的die。如何劃分以及劃分的原因決定了MDM的最佳類別。在SiP類別中，即那些巨大的GPU和CPU，其分區(qū)基本上與在板級完成的系統(tǒng)相同。

硬計算由一個或多個以先進工藝（如3nm）制造的巨型定制芯片完成。大容量存儲器（通常是堆疊在接口/控制器芯片上的HBM芯片）和支持功能（如控制CPU、I/O功能和系統(tǒng)管理器）則采用獨立的die。與板級設(shè)計相比，SiP的設(shè)計目標(biāo)是減少die間連接造成的延遲和功耗，并避免在昂貴的主die上加載不需要先進工藝節(jié)點的功能。

相比之下，解構(gòu)式SoC設(shè)計的動機則截然不同。在這一類別中，起點是一個單一的大型SoC設(shè)計，該設(shè)計對于目標(biāo)市場來說過于龐大、功耗過高或過于昂貴，無法作為單個die實現(xiàn)。分區(qū)設(shè)計將設(shè)計分散到多個價格較低的ASIC die上，在die-to-die互聯(lián)的相對較低速度和較高功耗不會對系統(tǒng)規(guī)格造成太大影響的邊界上打破架構(gòu)。

真正基于chiplet的設(shè)計就像解構(gòu)式SoC，但單個die不是為MDM設(shè)計的ASIC，而是現(xiàn)成的標(biāo)準(zhǔn)產(chǎn)品，專門為MDM設(shè)計并從第三方供應(yīng)商處挑選的chiplet。MDM的設(shè)計方式與今天通過選擇和組裝硅IP模塊來設(shè)計SoC的方式基本相同，只是修改chiplet使其與設(shè)計相匹配的靈活性很小。除非chiplet包含FPGA，否則數(shù)據(jù)表上的內(nèi)容就是你能得到的。

接口????

任何MDM設(shè)計成功與否的第二個關(guān)鍵因素是die之間的接口。在SiP類產(chǎn)品中，單個die幾乎都已使用PCIe總線或HBM接口等標(biāo)準(zhǔn)定義了接口。只需將PCIe總線與MDM領(lǐng)域的電氣和布局環(huán)境相適應(yīng)，就能制定出新的標(biāo)準(zhǔn)：UCIe。因此，對于SiP而言，接口（如分區(qū)）非常簡單。

對于解構(gòu)式SoC和基于chiplet的設(shè)計，兩個die之間的接口可能是也可能不是PCIe這樣的高速串行總線。在速度較低時，它可能只是一條并行總線。對于較高速的連接，可能需要修改設(shè)計邏輯，以便使用類似PCIe的總線橋接分區(qū)。除UCIe外，還有其他高速串行選擇，如Open Compute Project的BoW（bunch of wires）標(biāo)準(zhǔn)，或Elian提供的更快的BoW雙向擴展?；蛘撸罴呀鉀Q方案可能完全是專有的。

對于專有設(shè)計來說，這還算好的，但在chiplet世界里，專有接口是行不通的。要讓夢寐以求的chiplet開放市場發(fā)揮作用，chiplet必須在不做修改的情況下實現(xiàn)互操作，而且最好不使用總線轉(zhuǎn)換器或電平轉(zhuǎn)換器。這就需要嚴格的標(biāo)準(zhǔn)，從焊盤位置到數(shù)據(jù)包格式和命令含義，所有的協(xié)議棧都需要嚴格的標(biāo)準(zhǔn)。從目前的進展情況來看，實現(xiàn)這一目標(biāo)還有很長的路要走。專家建議，只有在特定領(lǐng)域，如汽車ADAS或智能手機，結(jié)合特定領(lǐng)域的系統(tǒng)架構(gòu)，才能實現(xiàn)這一目標(biāo)。

基板??

所有MDM技術(shù)的基礎(chǔ)都是連接die的基板。這種矩形材料既支持die，也支持die間的連接。它還可以安裝無源電氣元件。它的主要職責(zé)是保持非常嚴格的平面度公差和die位置公差，并為傳輸高頻信號的緊密金屬線路提供良好的電氣環(huán)境。因此，其電氣、熱和機械性能至關(guān)重要。

如今的SiP大多使用硅基板（TSMC的硅基板稱之為interposer），因為硅基板具有穩(wěn)定性，而且可以在上面印刷非常精細的圖案，從而實現(xiàn)非常緊密的金屬線和接合墊。但是，硅基板的尺寸有限，越接近最大尺寸，價格就越高，而且生產(chǎn)硅基板的晶圓廠擁有專利權(quán)。因此，它們也往往受到交貨期長和供應(yīng)限制的影響。

有機基底（傳統(tǒng)集成電路封裝中使用的基底）供應(yīng)廣泛，價格低廉，而且可以制造相當(dāng)大的尺寸。但是，與硅相比，它們在線路和焊盤間距以及可承載的最大信號頻率方面受到更多限制。

還有其他選擇。Intel提供一種專有的有機基板，內(nèi)嵌硅片，在die之間架橋，提供硅密度和速度，但成本更接近有機材料。一些供應(yīng)商正在探索玻璃基板，這種基板可以提供出色的電氣、熱和機械性能，而成本只是硅的一小部分。更令人感興趣的是，這種玻璃基板可以像太陽能電池陣列那樣生產(chǎn)成巨型面板，從而實現(xiàn)幾乎無限大小的MDM。但這種能力還需要數(shù)年時間才能實現(xiàn)。

分析和測試?

所有MDM在設(shè)計、分析和測試方面都存在特殊問題。如今，SiP中的die通常是單獨設(shè)計和驗證的。簡單的分區(qū)和基于標(biāo)準(zhǔn)總線的接口使這一做法切實可行。但對于解構(gòu)式的SoC和基于chiplet的設(shè)計，最好能將整套die當(dāng)作一個芯片來設(shè)計。最新的EDA流程至少在原則上可以做到這一點，但需要特別注意die之間的邊界。

分析是另一回事。除了需要對單個die進行分析外，MDM還需要對整個模塊進行電磁、熱和機械分析。這需要特殊的技能和軟件，有能力的SiP設(shè)計團隊可以負擔(dān)得起，但規(guī)模較小的團隊可能無法承擔(dān)。EDA供應(yīng)商正試圖將簡化的多物理場工具集成到他們的平臺中，以減輕這一挑戰(zhàn)。

測試是另一個主要問題。要使大型MDM的故障率達到可接受的水平，進入的die必須幾乎完美無缺。這意味著die測試的覆蓋面要超出通常的標(biāo)準(zhǔn)。由于測試設(shè)備無法訪問組裝MDM上的大部分電路，因此單個die需要廣泛的內(nèi)置自測試功能，以確保組裝模塊有足夠的測試覆蓋范圍。

生態(tài)系統(tǒng)????

MDM提供了一個誘人的機會，從巨型代工廠到小型初創(chuàng)公司都樂于抓住這個機會。而SiP提供的機會最為渺茫。其強大的開發(fā)人員通常會設(shè)計除HBM之外的所有die。然后由一家公司（通常是主要die的代工廠）制造除HBM之外的其他die，并組裝和測試模塊。

但對于其他兩類產(chǎn)品來說，一個更加豐富的生態(tài)系統(tǒng)正在興起。IP供應(yīng)商正在提供接口IP。設(shè)計服務(wù)公司正在宣傳他們在MDM die方面的經(jīng)驗，或者至少是為MDM die做好了準(zhǔn)備。獨立的組裝和測試機構(gòu)也在宣傳他們在MDM方面的專業(yè)知識，無論是實際的還是期望的。硅基板方面也出現(xiàn)了一些獨立的供應(yīng)商。

此外，還出現(xiàn)了一些新型初創(chuàng)公司，為chiplet提供基礎(chǔ)架構(gòu)的雛形。有的提供了chiplet庫的雛形。有的提供了chiplet的選擇、互連和基板放置的框架，從而簡化了即插即用的體驗。目前還不清楚其中有多少能達到chiplet庫和專業(yè)技術(shù)的臨界質(zhì)量，甚至在某個應(yīng)用領(lǐng)域取得成功。

但顯而易見的是，人們的興趣是存在的。GPU和CPU巨頭已經(jīng)通過SiP設(shè)計鋪平了道路。其他fabless發(fā)現(xiàn)自己能力有限，無法實現(xiàn)真正想要的單一SoC，因此正在探索解構(gòu)式SoC路線。許多設(shè)計人員正饒有興趣地關(guān)注著一個具有標(biāo)準(zhǔn)、工具和供應(yīng)鏈的可行chiplet市場的出現(xiàn)。

MDM的真正基礎(chǔ)架構(gòu)正在形成。但如今的實際產(chǎn)品大多局限于大牌GPU和CPU，主要問題依然存在。我們距離人們所設(shè)想的chiplet開放市場還有幾年的時間。