加入星計(jì)劃,您可以享受以下權(quán)益:
通用驗(yàn)證方法學(xué)(Universal Verification Methodology, UVM)是一個(gè)以SystemVerilog類庫為主體的驗(yàn)證平臺開發(fā)框架,驗(yàn)證工程師可以利用其可重用組件構(gòu)建具有標(biāo)準(zhǔn)化層次結(jié)構(gòu)和接口的功能驗(yàn)證環(huán)境。
通用驗(yàn)證方法學(xué)(Universal Verification Methodology, UVM)是一個(gè)以SystemVerilog類庫為主體的驗(yàn)證平臺開發(fā)框架,驗(yàn)證工程師可以利用其可重用組件構(gòu)建具有標(biāo)準(zhǔn)化層次結(jié)構(gòu)和接口的功能驗(yàn)證環(huán)境。收起
查看更多正在努力加載...
? 2010 - 2024 蘇州靈動(dòng)幀格網(wǎng)絡(luò)科技有限公司 版權(quán)所有
ICP經(jīng)營許可證 蘇B2-20140176 | 蘇ICP備14012660號-6 | 蘇公網(wǎng)安備 32059002001874號