加入星計劃,您可以享受以下權益:

  • 創(chuàng)作內容快速變現
  • 行業(yè)影響力擴散
  • 作品版權保護
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質創(chuàng)作者
  • 5000+ 長期合作伙伴
立即加入

FPGA設計

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點資訊討論
  • FPGA入門基礎之I2C接口設計(一)
    FPGA入門基礎之I2C接口設計(一)
    本文從I2C協議的概述開始,描述協議的歷史、不同速度模式、物理層和數據幀結構,最后介紹I2C混合電壓系統中電平兼容性以及上拉電阻大小計算。
  • 如何在ModelSim中添加Xilinx仿真庫
    如何在ModelSim中添加Xilinx仿真庫
    今天給大俠帶來在FPGA設計應用中如何在ModelSim中添加Xilinx仿真庫,話不多說,上貨。
  • 做FPGA,為啥加班這么多?
    做FPGA,為啥加班這么多?
    很多年前我經常在想:做FPGA設計,為啥加班這么多,不停地調bug和維護bug,心力交瘁。直到做了IC設計,我才徹底懂了:看完FPGA設計和IC設計上的差別,你也會懂。
  • FPGA 高級設計:時序分析和收斂
    FPGA 高級設計:時序分析和收斂
    今天給大俠帶來FPGA 高級設計:時序分析和收斂,話不多說,上貨。什么是靜態(tài)時序分析?靜態(tài)時序分析就是Static Timing Analysis,簡稱 STA。它可以簡單的定義為:設計者提出一些特定的時序要求(或者說是添加特定的時序約束),套用特定的時序模型,針對特定的電路進行分析。分析的最終結果當然是要求系統時序滿足設計者提出的要求。
  • FPGA設計經驗之圖像處理
    FPGA設計經驗之圖像處理
    今天和大俠簡單聊一聊基于FPGA的圖像處理,之前也和各位大俠聊過相關的圖像處理,這里面也超鏈接了幾篇,具體如下:圖像邊緣檢測算法體驗步驟(Photoshop,Matlab)算法系列:基于 FPGA 的圖像邊緣檢測系統設計(sobel算法)? ??FPGA設計中 Verilog HDL實現基本的圖像濾波處理仿真? ?需要的可以參考一下,歡迎一起交流學習。話不多說,上貨。
  • FPGA設計中,使用ISE和Matlab創(chuàng)建并仿真ROM IP核
    FPGA設計中,使用ISE和Matlab創(chuàng)建并仿真ROM IP核
    今天給大俠帶來FPGA設計中使用ISE和Matlab創(chuàng)建并仿真ROM IP核,話不多說,上貨。中,使用和創(chuàng)建并仿真
    2883
    04/17 12:00
  • 萊迪思全新版本Radiant設計軟件拓展功能安全特性
    萊迪思半導體(NASDAQ:LSCC),低功耗可編程器件的領先供應商,今日宣布推出屢獲殊榮、最新版本的萊迪思Radiant?設計軟件。新版本集成了最新的Synopsys Synplify? FPGA綜合工具和三重模塊化冗余(TMR),進一步擴展了功能安全和可靠性,提供先進的設計自動化流程解決方案,幫助設計人員更輕松地開發(fā)基于萊迪思FPGA的應用,為工業(yè)、汽車市場帶來強大的功能安全保護、高可靠性和穩(wěn)定運行等特性。
  • 如何成為一名專業(yè)的FPGA工程師
    如何成為一名專業(yè)的FPGA工程師
    要成為一名專業(yè)的FPGA工程師,以下是一些建議的步驟:學習數字電路和硬件描述語言(HDL):了解數字電路和基本的邏輯門操作是成為FPGA工程師的重要基礎。學習硬件描述語言(如Verilog或VHDL)將幫助您描述和設計FPGA中的電路。

正在努力加載...