EDA仿真

記錄個(gè)使用SystemVerilog disable語(yǔ)句時(shí)遇到的坑，這個(gè)坑有點(diǎn)反直覺(jué)，以至于我當(dāng)時(shí)有點(diǎn)不信，覺(jué)得可能是EDA仿真工具的問(wèn)題。后來(lái)查看了SystemVerilog手冊(cè)和使用不同EDA工具進(jìn)行驗(yàn)證，才慢慢接受了。結(jié)論是：SystemVerilog disable block_name或task時(shí)，會(huì)把hierarchy一致的block_name或task的線程都停掉。

本文討論了模擬電路設(shè)計(jì)與開(kāi)源電子設(shè)計(jì)自動(dòng)化（EDA）工具的結(jié)合，強(qiáng)調(diào)了它們?cè)谠O(shè)計(jì)和仿真過(guò)程中的重要作用。模擬電路，如CMOS反相器，是電子學(xué)的基礎(chǔ)，需要精確的布局和驗(yàn)證。像Magic VLSI、Xschem和KLayout這樣的工具為創(chuàng)建和驗(yàn)證這些電路提供了便捷的解決方案。例如，由PMOS和NMOS晶體管組成的CMOS反相器展示了如何使用這些工具來(lái)確保設(shè)計(jì)的準(zhǔn)確性和功能性。這些開(kāi)源工具的集成提升了模擬電路開(kāi)發(fā)的效率和精度。

中國(guó)EDA行業(yè)發(fā)展?jié)摿薮?，培風(fēng)圖南在國(guó)內(nèi)TCAD產(chǎn)業(yè)鏈中的稀缺性以及在虛擬晶圓廠等TCAD技術(shù)創(chuàng)新發(fā)展方向的引領(lǐng)，有助于進(jìn)一步鞏固其在生產(chǎn)制造EDA這一細(xì)分領(lǐng)域的先發(fā)優(yōu)勢(shì)，拓展新的市場(chǎng)成長(zhǎng)空間。同時(shí)，也需要政策、資本的更多支持以及更多產(chǎn)業(yè)鏈的協(xié)同，推動(dòng)本土EDA企業(yè)實(shí)現(xiàn)更好地發(fā)展。

在10月17日于上海張江舉行的2023 Keysight EDA用戶創(chuàng)新論壇上，受主辦方的邀請(qǐng)，來(lái)自Samtec的信號(hào)完整性專家Henry Dai做了精彩的分享。"Samtec 始終為客戶提供卓越的信號(hào)完整性支持。有時(shí)，我們協(xié)助客戶通過(guò)模擬來(lái)評(píng)估通道。不同的參數(shù)設(shè)置會(huì)導(dǎo)致不同的模擬結(jié)果，為了避免這一情況發(fā)生，我們利用?ADS Design Guide Developer Studio統(tǒng)一了通道配置。"

全球EDA市場(chǎng)概覽，三家企業(yè)壟斷80% EDA軟件是芯片設(shè)計(jì)的重要工具，可以說(shuō)是芯片行業(yè)的“Photoshop”。EDA技術(shù)在全球芯片設(shè)計(jì)領(lǐng)域具有核心地位，被譽(yù)為“芯片設(shè)計(jì)之母”。 沒(méi)有EDA，就沒(méi)有現(xiàn)代半導(dǎo)體產(chǎn)業(yè)。它不僅關(guān)乎集成電路的設(shè)計(jì)、布線、驗(yàn)證和仿真等多個(gè)環(huán)節(jié)，而且是芯片設(shè)計(jì)和制造過(guò)程中不可或缺的關(guān)鍵技術(shù)。 全球EDA市場(chǎng)高度集中，擁有高技術(shù)和人才壁壘。根據(jù)SEMI數(shù)據(jù)，2022年全球ED