加入星計劃，您可以享受以下權(quán)益：

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴散
  • 作品版權(quán)保護
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長期合作伙伴
立即加入

ASIC

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點資訊討論

ASIC(Application Specific Integrated Circuit)即專用集成電路，是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計、制造的集成電路。 用CPLD（復(fù)雜可編程邏輯器件）和 FPGA（現(xiàn)場可編程邏輯門陣列）來進行ASIC設(shè)計是最為流行的方式之一，它們的共性是都具有用戶現(xiàn)場可編程特性，都支持邊界掃描技術(shù)，但兩者在集成度、速度以及編程方式上具有各自的特點。

ASIC(Application Specific Integrated Circuit)即專用集成電路，是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計、制造的集成電路。 用CPLD（復(fù)雜可編程邏輯器件）和 FPGA（現(xiàn)場可編程邏輯門陣列）來進行ASIC設(shè)計是最為流行的方式之一，它們的共性是都具有用戶現(xiàn)場可編程特性，都支持邊界掃描技術(shù)，但兩者在集成度、速度以及編程方式上具有各自的特點。收起

查看更多
  • ASIC會不會取代GPU？
    ASIC會不會取代GPU？
    最近這段時間，美國股票市場的動靜比較大。有兩個科技股概念，突然變得很火，引起了市場的高度關(guān)注，漲幅驚人。這兩個概念，分別是ASIC和量子計算。今天這篇文章，我們主要說說ASIC。
  • 算力ASIC賽道浮出水面
    算力ASIC賽道浮出水面
    英偉達吃肉，博通邁威爾喝湯居然也喝飽了。隨著美股季報的發(fā)布，這兩家公司勁爆的業(yè)績終于藏不住了。12月4日，Marvell發(fā)布2025財年第三季度財報，市值首次突破1000億美元市值，第三季度凈收入為15.16 億美元，比2024年8月29日公司給出的指引中值高出6600萬美元，環(huán)比增長了19%。投資者注意到，Marvell的定制芯片（ASIC）業(yè)務(wù)正成為其強勁增長的核心動力之一。
    690
    12/16 10:30
  • 從博通萬億美金市值到AI ASIC核心邏輯，90000字詳盡解讀！
    從博通萬億美金市值到AI ASIC核心邏輯，90000字詳盡解讀！
    上周最后一個美股交易日，美股又又又誕生了一家萬億美金市值的公司——博通（AVGO）。博通股價截止收盤時上漲24.43%，最終收盤市值達到了1.05萬億美金，繼蘋果，微軟，英偉達，亞馬遜，Meta，伯克希爾，特斯拉，臺積電，alphabet（谷歌）9家公司之后，美股又多了一家萬億美金公司，也是全球第12個破萬億美金市值的公司。
  • IP Your Way——您提供規(guī)格，然后SmartDV為您生成定制IP
    IP Your Way——您提供規(guī)格，然后SmartDV為您生成定制IP
    作者：Karthik Gopal SmartDV Technologies亞洲區(qū)總經(jīng)理 智權(quán)半導(dǎo)體科技（廈門）有限公司總經(jīng)理 無論是在出貨量巨大的消費電子市場，還是針對特定應(yīng)用的細分芯片市場，差異化芯片設(shè)計帶來的定制化需求也在芯片設(shè)計行業(yè)中不斷凸顯，同時也成為了芯片設(shè)計企業(yè)實現(xiàn)更強競爭力和更高毛利的重要模式。所以，當(dāng)您在為下一代SoC、ASIC或FPGA項目采購設(shè)計IP，或者尋求更適合的驗證解決方
  • 先進工藝若斷供，這些公司受影響或遠甚于AI/GPU公司
    先進工藝若斷供，這些公司受影響或遠甚于AI/GPU公司
    近期，臺積電宣布自11月11日起暫停向中國大陸AI/GPU客戶供應(yīng)先進工藝的芯片，另外三星也被傳同樣會受到限制，無法承接相關(guān)訂單。
  • 實際案例說明用基于FPGA的原型來測試、驗證和確認IP——如何做到魚與熊掌兼得？
    實際案例說明用基于FPGA的原型來測試、驗證和確認IP——如何做到魚與熊掌兼得？
    作者：Philipp Jacobsohn，SmartDV首席應(yīng)用工程師 Sunil Kumar，SmartDV FPGA設(shè)計總監(jiān) 本系列文章從數(shù)字芯片設(shè)計項目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計和驗證規(guī)劃進行結(jié)合，詳細講述了在FPGA上使用硅知識產(chǎn)權(quán)（IP）內(nèi)核來開發(fā)ASIC原型項目時，必須認真考慮的一些問題。 全文從介紹使用IP核這種預(yù)先定制功能電路的必要性開始，通過闡述開發(fā)AS
  • 專訪邁來芯CEO：企業(yè)競爭三要素，在變革中創(chuàng)新
    專訪邁來芯CEO：企業(yè)競爭三要素，在變革中創(chuàng)新
    時至今日半導(dǎo)體產(chǎn)業(yè)已經(jīng)誕生70多年，伴隨數(shù)字化、智能化的深入滲透以及人工智能技術(shù)帶動的相關(guān)電子產(chǎn)品和應(yīng)用的加速變革，不可否認，半導(dǎo)體產(chǎn)業(yè)目前處在激烈而充分的競爭生態(tài)，近些年的地緣政治也給整個產(chǎn)業(yè)的發(fā)展帶來諸多不確定性因素，誠然，大企業(yè)有大企業(yè)的困境，小企業(yè)仍有小企業(yè)的機會，但最終集中化都是大勢所趨，而只有能服務(wù)全球市場的企業(yè)才會真正成為最后的勝利者。 不管外部環(huán)境如何波詭云譎，以及未來要面臨的應(yīng)用
    2894
    10/09 10:02
  • 一文搞懂CPU、GPU、ASIC和FPGA
    一文搞懂CPU、GPU、ASIC和FPGA
    在科技日新月異的今天，計算力已成為推動社會進步和產(chǎn)業(yè)升級的重要驅(qū)動力。而在這片浩瀚的計算海洋中，CPU、GPU、ASIC與FPGA作為四大核心力量，各自扮演著不可替代的角色。下面就由文檔君帶領(lǐng)大家深入探索這四種計算單元的奧秘。
    2196
    09/28 09:53
  • 通用示波器進入14位ADC時代，應(yīng)對電子設(shè)計新挑戰(zhàn)
    隨著5G、物聯(lián)網(wǎng)、云計算和人工智能等技術(shù)的不斷進步，ICT行業(yè)正迎來前所未有的發(fā)展機遇。在這樣的背景下，數(shù)字示波器的重要性日益凸顯。
  • AI布局加上供應(yīng)鏈庫存改善，2025年晶圓代工產(chǎn)值將年增20%
    AI布局加上供應(yīng)鏈庫存改善，2025年晶圓代工產(chǎn)值將年增20%
    2024年因消費性產(chǎn)品終端市場疲弱，零部件廠商保守備貨，導(dǎo)致晶圓代工廠的平均產(chǎn)能利用率低于80%，僅有HPC（高性能計算）產(chǎn)品和旗艦智能手機主流采用的5/4/3nm等先進制程維持滿載；不同的是，雖然消費性終端市場2025年能見度仍低，但汽車、工控等供應(yīng)鏈的庫存已從2024年下半年起逐漸落底，2025年將重啟零星備貨，加上Edge AI（邊緣人工智能）推升單一整機的晶圓消耗量，以及Cloud AI持
  • 是德科技推出先進的14-bit精密示波器，適用于各種普遍的應(yīng)用場景
    是德科技推出先進的14-bit精密示波器，適用于各種普遍的應(yīng)用場景
    是德科技（NYSE: KEYS ）推出 14-bit模數(shù)轉(zhuǎn)換器 (ADC) 示波器 InfiniiVision HD3 系列，其信號分辨率是其他通用示波器的四倍以上，本底噪聲不到后者的一半。HD3 系列經(jīng)過全新設(shè)計，采用定制的專用集成電路 (ASIC) 和深度內(nèi)存架構(gòu)，使工程師能夠在各種應(yīng)用中快速檢測和調(diào)試信號問題。 是德科技InfiniiVision HD3 系列是一款 14-bit ADC 示
  • 數(shù)字芯片設(shè)計驗證經(jīng)驗分享系列文章（第四部分）：將ASIC IP核移植到FPGA上
    數(shù)字芯片設(shè)計驗證經(jīng)驗分享系列文章（第四部分）：將ASIC IP核移植到FPGA上
    本系列文章從數(shù)字芯片設(shè)計項目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計和驗證規(guī)劃進行結(jié)合，詳細講述了在FPGA上使用IP核來開發(fā)ASIC原型項目時，必須認真考慮的一些問題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計時需要考慮到的IP核相關(guān)因素，用八個重要主題詳細分享了利用ASIC IP來在FPGA上開發(fā)原型驗證系統(tǒng)設(shè)計時需要考量的因素。
  • 數(shù)字芯片設(shè)計驗證經(jīng)驗分享（第三部分）： 將ASIC IP核移植到FPGA上
    數(shù)字芯片設(shè)計驗證經(jīng)驗分享（第三部分）： 將ASIC IP核移植到FPGA上
    作者：Philipp Jacobsohn，SmartDV首席應(yīng)用工程師 Sunil Kumar，SmartDV FPGA設(shè)計總監(jiān) 本系列文章從數(shù)字芯片設(shè)計項目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計和驗證規(guī)劃進行結(jié)合，詳細講述了在FPGA上使用IP核來開發(fā)ASIC原型項目時，必須認真考慮的一些問題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計時需要考慮到
  • 提高垂直分辨率 改善測量精度
    提高垂直分辨率 改善測量精度
    引言 提高垂直分辨率一直是示波器設(shè)計者的目標(biāo)，因為工程師需要測量更精細的信號細節(jié)。但是，想獲得更高垂直分辨率并不只理論上增加示波器模數(shù)轉(zhuǎn)換器（ADC）的位數(shù)就能實現(xiàn)的。泰克4、5 和6系列示波器采用全新的12位ADC和兩種新型低噪聲放大器，不僅在理論上提高分辨率，在實用中垂直分辨率性能大大提升。這些顛覆式的產(chǎn)品擁有高清顯示器和快速波形更新速率，并且實現(xiàn)更高的垂直分辨率來查看信號的細節(jié)。 圖1：6系
  • 羅德與施瓦茨為MXO系列示波器配備基于ASIC的區(qū)域觸發(fā)功能，刷新了采集速率記錄
    羅德與施瓦茨為MXO系列示波器配備基于ASIC的區(qū)域觸發(fā)功能，刷新了采集速率記錄
    羅德與施瓦茨（以下簡稱“R&S”）推出業(yè)界首款基于 ASIC 的區(qū)域觸發(fā)功能，進一步加強其示波器產(chǎn)品組合。 MXO 系列示波器可提供目前業(yè)界最快的區(qū)域觸發(fā)更新率，每秒高達 600,000 個波形，觸發(fā)事件之間的盲區(qū)時間小于1.45 us。與同類區(qū)域觸發(fā)競品相比，速度最多可提高10,000倍。由于采用了基于ASIC的新型區(qū)域觸發(fā)技術(shù)，MXO系列示波器可以精準(zhǔn)隔離那些傳統(tǒng)觸發(fā)技術(shù)不具靈活性的事
  • 賦能創(chuàng)芯，共筑生態(tài)：航順芯片HK32MCU新品發(fā)布，強勢打破行業(yè)內(nèi)卷
    賦能創(chuàng)芯，共筑生態(tài)：航順芯片HK32MCU新品發(fā)布，強勢打破行業(yè)內(nèi)卷
    受“格美”臺風(fēng)的影響，上海結(jié)束了多日的酷暑，風(fēng)雨如織，涼爽怡人?！百x能創(chuàng)芯，共筑生態(tài)”2024年度航順HK32MCU新品發(fā)布會暨第三次代理商培訓(xùn)大會（華東）順利召開，華東區(qū)域近200家知名代理商和終端客戶齊聚發(fā)布會現(xiàn)場，航順芯片與合作伙伴們于風(fēng)雨中共筑夢想，同繪壯麗的MCU藍圖。 航順芯片華東區(qū)負責(zé)人徐芳致歡迎辭，向冒著風(fēng)雨到會的各位代理商伙伴們致以熱烈歡迎和誠摯感謝。 大會正式開始，航順芯片創(chuàng)始
  • 將ASIC IP核移植到FPGA上——更新概念并推動改變以完成充滿挑戰(zhàn)的任務(wù)!
    將ASIC IP核移植到FPGA上——更新概念并推動改變以完成充滿挑戰(zhàn)的任務(wù)!
    本系列文章從數(shù)字芯片設(shè)計項目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計和驗證規(guī)劃進行結(jié)合，詳細講述了在FPGA上使用IP核來開發(fā)ASIC原型項目時，必須認真考慮的一些問題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計時需要考慮到的IP核相關(guān)因素，用八個重要主題詳細分享了利用ASIC所用IP來在FPGA上開發(fā)原型驗證系統(tǒng)設(shè)計時需要考量的因素。 在上篇文章中，
  • 數(shù)字芯片設(shè)計驗證經(jīng)驗分享：將ASIC IP核移植到FPGA上
    數(shù)字芯片設(shè)計驗證經(jīng)驗分享：將ASIC IP核移植到FPGA上
    本文從數(shù)字芯片設(shè)計項目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計和驗證規(guī)劃進行結(jié)合，詳細講述了在FPGA上使用IP核來開發(fā)ASIC原型項目時，必須認真考慮的一些問題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計時需要考慮到的IP核相關(guān)因素，用八個重要主題詳細分享了利用ASIC所用IP來在FPGA上開發(fā)原型驗證系統(tǒng)設(shè)計時需要考量的因素。 本篇文章是Smart
  • Avnet ASIC 團隊為臺積電4nm 工藝節(jié)點提供超低功耗設(shè)計服務(wù)
    Avnet ASIC, a division of Avnet Silica, an Avnet company (NASDAQ: AVT), today announced that it has launched its new ultra-low-power design services for TSMC's cutting-edge 4nm and below process techn
  • 比H100快20倍還更便宜！英偉達的“掘墓人”出現(xiàn)了？
    比H100快20倍還更便宜！英偉達的“掘墓人”出現(xiàn)了？
    6月27日消息，芯片初創(chuàng)公司Etched近日宣布推出了一款針對 Transformer架構(gòu)專用的ASIC芯片 “Sohu”，并聲稱其在AI大語言模型（LLM）推理性能方面擊敗了英偉達（NVIDIA）最新的B200 GPU，AI性能達到了H100的20倍。這也意味著Sohu芯片將可以大幅降低現(xiàn)有AI數(shù)據(jù)中心的采購成本和安裝成本。

正在努力加載...