在空間應用中,電壓穩(wěn)壓器輸出上的電壓瞬變特性以及與硅離子撞擊相關的能量傳遞是一個非常關鍵的問題。大幅度的欠壓可能導致存儲器和微處理器的不穩(wěn)定運行,而過高幅度的過沖則可能導致CMOS器件的退化甚至損壞。例如,對于大多數FPGA,推薦的工作電壓為1.5V,最大限制為1.6V(在某些應用中限制在1.575V以保持更高的安全裕度)。這個限制適用于靜態(tài)和動態(tài)操作條件。
RHFL6000是一款低壓降線性穩(wěn)壓器,旨在輸出端對單粒子事件具有免疫性。通過采用專門的內部電路和布局規(guī)則,實現(xiàn)了該特性。然而,僅采取這些步驟還不足以達到上述目標。正確設計的PCB和選擇具有特殊特性的零件是必不可少的。
本文檔提供了使用者應遵守的規(guī)則指南,以使RHFL6000的輸出單粒子事件<絕對VOUT值的3.3%。具體而言,這些規(guī)則涉及:
? PCB設計
? 安裝在PCB上的零件的選擇