加入星計(jì)劃,您可以享受以下權(quán)益:

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴(kuò)散
  • 作品版權(quán)保護(hù)
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長(zhǎng)期合作伙伴
立即加入
  • 正文
    • 從“逐級(jí)插損”到扁平化連接
    • 從剛性結(jié)構(gòu)到結(jié)構(gòu)自適應(yīng)
    • 從被工藝限制到引導(dǎo)工藝發(fā)展
    • 力出一孔
  • 相關(guān)推薦
  • 電子產(chǎn)業(yè)圖譜
申請(qǐng)入駐 產(chǎn)業(yè)圖譜

開啟芯賽道,重塑芯產(chǎn)業(yè),軟件定義晶上系統(tǒng)揭秘

2022/11/24
1910
閱讀需 15 分鐘
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論
文︱王樹一

先進(jìn)工藝節(jié)點(diǎn)已接近物理極限,晶體管尺寸微縮帶來的紅利越來越少,且由于登納德定律失效,讓芯片提高集成度時(shí)面臨更大的功耗與散熱控制挑戰(zhàn),而隨著大數(shù)據(jù)、云計(jì)算的興盛,市場(chǎng)對(duì)大芯片的需求持續(xù)旺盛,但即使不考慮功耗與散熱,良率限制也讓芯片面積并不能任意做大,因此在當(dāng)前技術(shù)背景下,如何構(gòu)建符合設(shè)備/系統(tǒng)發(fā)展要求的大芯片,成為包括集成電路產(chǎn)業(yè)在內(nèi)的整個(gè)信息技術(shù)產(chǎn)業(yè)關(guān)注的熱點(diǎn)研究方向,從片上系統(tǒng)SoC到芯粒Chiplet,把系統(tǒng)往芯片中整合的思路一直都有,但這條路的終極形態(tài)會(huì)是什么樣?

軟件定義晶上系統(tǒng)(Software Defined System on Wafer,簡(jiǎn)稱SDSoW),這是工程院鄔江興院士提出的概念,直接用完整的晶圓基板來做系統(tǒng)內(nèi)部各模塊的互連底座,用一個(gè)密布各種芯粒的晶圓來實(shí)現(xiàn)一個(gè)完整的系統(tǒng),而各模塊之間的連接支持軟件定義,乃至各模塊本身的功能,也可以支持軟件定義。這樣的晶上系統(tǒng),既從系統(tǒng)角度突破了工藝對(duì)提高芯片集成度的限制,又有極強(qiáng)的靈活性與可擴(kuò)展性,更有望解除我國信息技術(shù)產(chǎn)業(yè)被芯片科技“封印”的風(fēng)險(xiǎn),通過體系結(jié)構(gòu)的創(chuàng)新反過來還可以引領(lǐng)芯片技術(shù)的發(fā)展,晶上系統(tǒng)似乎是芯片系統(tǒng)工程的終極形態(tài),雖然當(dāng)前看起來是一條有風(fēng)險(xiǎn)的創(chuàng)新之路,但也是必須要去嘗試的必然之路。

近日,鄔江興院士團(tuán)隊(duì)的核心成員向探索科技(ID:techsugar)詳細(xì)介紹了軟件定義晶上系統(tǒng)的發(fā)展情況,他表示,當(dāng)前環(huán)境下,軟件定義晶上系統(tǒng)是探索中國集成電路和微電子怎么走的必然之路,只有把國內(nèi)產(chǎn)學(xué)研用力量整合起來,大家齊心協(xié)力,才有可能取得基礎(chǔ)性突破。

從“逐級(jí)插損”到扁平化連接

單芯片性能提升受困于工藝墻,而從芯片到系統(tǒng)的集成過程中還有各種性能浪費(fèi)。最典型的,就是傳統(tǒng)基于器件、組件、模塊、機(jī)架逐層堆疊的工程技術(shù)路線,性能上存在逐級(jí)遞減,最先進(jìn)工藝的CPU性能很強(qiáng),但通過PCB和接插件層層連接做成云服務(wù)器,最終用戶能用到的性能被打了折扣。以物流做譬喻,收件人看到的是一個(gè)大箱子,打開大箱子里面有一個(gè)大盒子,打開大盒子和防撞泡沫,里面還有一個(gè)小盒子,打開小盒子,才是收件人需要的鉆石,逐層堆疊工程技術(shù)路線在不同層之間的性能損耗,就相當(dāng)于物流運(yùn)輸中,為了防撞防摔而層層加出來的盒子箱子,一整套下來消耗的總資源里面,只有很小一部分是為了傳送用戶需要的“鉆石”。

如果能減少層級(jí)連接之間的性能損耗,就可以在系統(tǒng)層面得到性能的提升,而且系統(tǒng)各層連接處性能提升的比例還可以相乘,這就打開了工藝桎梏,為系統(tǒng)性能增益的提升提供了新增長(zhǎng)空間。

這種破解“逐級(jí)插損式工程技術(shù)路線”弊端的方法,就是晶上系統(tǒng)。鄔院士團(tuán)隊(duì)核心成員表示,在當(dāng)前人類所有的加工技術(shù)中,晶圓制造是集成密度最高、經(jīng)濟(jì)性最好、產(chǎn)業(yè)鏈最成熟的,用晶圓互連基板替代PCB,連接不同芯粒,在晶上打造一個(gè)完整系統(tǒng),這個(gè)系統(tǒng)的出線密度最高、線路損耗最小。例如,一個(gè)晶圓上集成了500個(gè)芯粒,有計(jì)算、存儲(chǔ)、通信、互連IO,但是它們之間無論是通信、計(jì)算、存儲(chǔ)還是數(shù)據(jù)搬移,都沒有插入損耗,而且由于晶圓基板互連距離特別近,對(duì)驅(qū)動(dòng)器的驅(qū)動(dòng)能力要求也得以降低,從而可以降低芯粒的功耗,從而降低整個(gè)系統(tǒng)的功耗。

“不要小看互連距離的縮短,這相當(dāng)于把整個(gè)芯片世界的限制徹底打開。目前來說,基于晶上互連去集成是最好的技術(shù),晶圓基板是中央,直接連接到各個(gè)芯粒,只需要一級(jí)集成,因而無插損,我們形象地稱之為‘扁平化’指揮,一級(jí)調(diào)度。”

在晶圓互連基板上,把系統(tǒng)中所有需要的芯粒都連接在一起,是晶上系統(tǒng)的關(guān)鍵,一旦實(shí)現(xiàn)了這一步,芯片系統(tǒng)集成的工程技術(shù)路線就將產(chǎn)生完全顛覆的變革,從工藝、工具到設(shè)計(jì)加工的流程,都要做相應(yīng)的調(diào)整,這意味著在晶圓上的各個(gè)芯粒以硅后物理IP的形式高密度集成,這種集成方式,其集成效能和集成性能與SoC內(nèi)部的IP復(fù)用等效。因而晶上系統(tǒng)不僅性能將有數(shù)量級(jí)的提升空間,在開發(fā)敏捷性和迭代速度上,也有極大優(yōu)勢(shì)。

 

從剛性結(jié)構(gòu)到結(jié)構(gòu)自適應(yīng)

通過晶圓基板來連接芯粒,是現(xiàn)在異質(zhì)集成技術(shù)的一個(gè)主要方向,例如臺(tái)積電的CoWoS和3DIC,也是將密度低的PCB互連,換成密度特別高、距離特別近、驅(qū)動(dòng)力特別小的晶圓基板互連,而近來成立的UCIe標(biāo)準(zhǔn)聯(lián)盟,就是準(zhǔn)備將晶圓互連的技術(shù)標(biāo)準(zhǔn)化,當(dāng)前也有很多中國企業(yè)積極參與到UCIe聯(lián)盟中去。

據(jù)鄔江興院士團(tuán)隊(duì)核心成員介紹,軟件定義晶上系統(tǒng)在互連技術(shù)上將兼容支持UCIe標(biāo)準(zhǔn),但超高密度硅互連拼裝只是軟件定義晶上系統(tǒng)的技術(shù)基石之一,軟件定義晶上系統(tǒng)的另一個(gè)技術(shù)基石是整個(gè)系統(tǒng)的軟件定義,即全維可定義系統(tǒng)架構(gòu)體系與軟硬件協(xié)同處理。

從系統(tǒng)層面賦予晶上系統(tǒng)軟件可以定義的屬性,就將晶上系統(tǒng)從一個(gè)剛性結(jié)構(gòu)系統(tǒng)變成了結(jié)構(gòu)自適應(yīng)需求的系統(tǒng)。剛性結(jié)構(gòu)雖然成本最優(yōu),但隨著應(yīng)用場(chǎng)景越來越多變,剛性結(jié)構(gòu)系統(tǒng)的靈活性和可擴(kuò)展性較差,應(yīng)用變化時(shí),剛性結(jié)構(gòu)效能會(huì)大打折扣,或者被提前淘汰,從而導(dǎo)致用戶的總擁有成本反而上升。結(jié)構(gòu)自適應(yīng)系統(tǒng)則可以靈活適配應(yīng)用變化,根據(jù)應(yīng)用任務(wù)對(duì)計(jì)算、存儲(chǔ)、通信的不同要求來做出及時(shí)調(diào)整,從而自適應(yīng)地以最優(yōu)性能來支持應(yīng)用變化,滿足用戶的不同計(jì)算需求。

這種自適應(yīng)在硬件上體現(xiàn)為芯粒級(jí)別的軟件定義與晶圓互連的軟件定義,即可以通過軟件定義來改變芯粒的功能,以及芯粒與芯粒之間的連接屬性,從而適應(yīng)系統(tǒng)應(yīng)用場(chǎng)景的改變,理論上,軟件定義晶上系統(tǒng)可實(shí)現(xiàn)自身資源支持的任意功能,既可在一條技術(shù)路線上根據(jù)應(yīng)用變化不斷升級(jí)迭代,又可大規(guī)模重新配置變成一個(gè)不同的新設(shè)備。晶上系統(tǒng)支持軟件自定義,可以大幅降低設(shè)計(jì)難度,縮短開發(fā)周期,并顯著減少人力和經(jīng)費(fèi)投入。

具體來看,軟件自定義可以從底至上分為三個(gè)層面:在芯粒級(jí)別,開發(fā)者將其封裝為可配置的領(lǐng)域?qū)S眯酒?,既有面向特定領(lǐng)域的高性能,又有領(lǐng)域內(nèi)應(yīng)用的高靈活性;在系統(tǒng)層面,整個(gè)系統(tǒng)的硬件資源池也是可定義的,可以自適應(yīng)改變系統(tǒng)硬件結(jié)構(gòu)動(dòng)態(tài)匹配系統(tǒng)需求;而在應(yīng)用層面,系統(tǒng)可以隨時(shí)根據(jù)應(yīng)用變化來生成軟硬件協(xié)同服務(wù)結(jié)構(gòu),應(yīng)用變化后,相繼影響到下層的系統(tǒng)和芯粒,系統(tǒng)和芯粒將根據(jù)應(yīng)用變化來做出自適應(yīng)配置。

通過這三個(gè)層面的軟件定義,可以把晶上系統(tǒng)豐富的邏輯、存儲(chǔ)和帶寬資源極大釋放出來,在軟件定義的支持下,晶上系統(tǒng)既有集約化的高效,又有結(jié)構(gòu)適用應(yīng)用的靈活,與剛性晶上系統(tǒng)相比,軟件定義晶上系統(tǒng)對(duì)中國的意義更為重大,這不僅是概念上的創(chuàng)新,還是在極端情況下,確保我國信息產(chǎn)業(yè)基礎(chǔ)設(shè)施建設(shè)水平不發(fā)生嚴(yán)重倒退的關(guān)鍵路徑。

“有了這樣的底層工程技術(shù)路線,就可以用28納米芯片實(shí)現(xiàn)傳統(tǒng)上7納米芯片才能達(dá)到的系統(tǒng)性能。”鄔院士團(tuán)隊(duì)核心成員認(rèn)為,中國在EDA和晶圓制造上比較落后,但是通過協(xié)同制造、封測(cè)和系統(tǒng)集成技術(shù),連乘體系結(jié)構(gòu)的創(chuàng)新增益,軟件定義晶上系統(tǒng)將有可能為國內(nèi)工藝發(fā)展?fàn)幦〉揭粋€(gè)發(fā)展緩沖期,他說:“無論是工藝,還是工具,我們都要尊重技術(shù)發(fā)展規(guī)律,給它5年甚至更多的時(shí)間,通過充分的發(fā)展,讓它一代代向前演進(jìn),在基礎(chǔ)研究上必須要實(shí)事求是。”

從被工藝限制到引導(dǎo)工藝發(fā)展

在應(yīng)用上,軟件定義晶上系統(tǒng)率先瞄準(zhǔn)的是兩個(gè)方向。一個(gè)方向是大型和超大型信息基礎(chǔ)設(shè)施,一個(gè)方向是無人裝置和無人設(shè)備。對(duì)于超大規(guī)模信息系統(tǒng),軟件定義與晶上互連帶來的性能無插損擴(kuò)展與靈活性無與倫比。而越來越復(fù)雜的無人化裝置,要實(shí)現(xiàn)“能看能存能算”的一體化功能,既要求高集成度,又因面對(duì)場(chǎng)景復(fù)雜而需求軟件定義,所以也特別適合SDSoW。

鄔院士團(tuán)隊(duì)在2019年提出軟件定義晶上系統(tǒng)SDSoW,2020年已經(jīng)在之江實(shí)驗(yàn)室落地了一個(gè)晶上網(wǎng)絡(luò)的先導(dǎo)性項(xiàng)目,該項(xiàng)目是一個(gè)8T交換機(jī),采用SDSoW的工藝流程實(shí)現(xiàn),雖然還不是可市場(chǎng)化落地的產(chǎn)品,但已經(jīng)在流程上跑通。通過這個(gè)項(xiàng)目,鄔院士團(tuán)隊(duì)將國內(nèi)微納電子產(chǎn)業(yè)鏈的能力進(jìn)行了摸底,從而確認(rèn)了軟件定義晶上系統(tǒng)路線的可行性。

“我們判斷落地的可能性很高,目前國內(nèi)設(shè)備、工具和設(shè)計(jì)流程方面的技術(shù)水平,構(gòu)建晶上系統(tǒng)的基礎(chǔ)能力是具備的,但需要摸高式創(chuàng)新,需要搭建新的設(shè)計(jì)流程,擴(kuò)充工具,工程技術(shù)上需要磨合,但不需要基礎(chǔ)理論的突破。”該團(tuán)隊(duì)核心成員表示,軟件定義晶上系統(tǒng)對(duì)產(chǎn)業(yè)鏈上下游的協(xié)同要求會(huì)更嚴(yán)格,從架構(gòu)、設(shè)計(jì)到工具與工藝,都需要到系統(tǒng)層面做協(xié)同和迭代,原來的設(shè)計(jì)技術(shù)協(xié)同優(yōu)化DTCO,在晶上系統(tǒng)就要升級(jí)為系統(tǒng)技術(shù)協(xié)同優(yōu)化STCO。這就給設(shè)備、工具、制造和封測(cè)等產(chǎn)業(yè)鏈廠商指引了一條新的發(fā)展思路,根據(jù)晶上系統(tǒng)應(yīng)用需求,來建設(shè)新型工藝平臺(tái)。

隨著美國對(duì)中國集成電路產(chǎn)業(yè)發(fā)展限制手段持續(xù)升級(jí),中國經(jīng)濟(jì)發(fā)展受到集成電路產(chǎn)業(yè)水平限制的風(fēng)險(xiǎn)越來越大,短期內(nèi),中國晶圓制造工藝水平大幅提升的可能性不大。因而,一方面,我們要加快發(fā)展各種被“卡脖子”的核心技術(shù);一方面,也要基于我國當(dāng)前集成電路發(fā)展水平,探索其他可能的發(fā)展途徑,軟件定義晶上系統(tǒng)就是立足于當(dāng)前工藝來發(fā)展我國信息乃至智能產(chǎn)業(yè)的戰(zhàn)略構(gòu)思。

在科技部十四五規(guī)劃的微納電子專項(xiàng)中,設(shè)立了模塊化組裝與集成方向,包含了如何打通軟件定義晶上系統(tǒng)基礎(chǔ)工藝流程的研究?jī)?nèi)容。兩年多來,鄔江興院士團(tuán)隊(duì)和國內(nèi)多家晶圓廠、封測(cè)廠和工具廠商就打通該工藝流程方面進(jìn)行了密切合作,深入溝通,團(tuán)隊(duì)核心成員告訴探索科技:“研究結(jié)果比較樂觀,我們具備好的產(chǎn)業(yè)基礎(chǔ),大家對(duì)這個(gè)方向也很認(rèn)可,我們的看法是,這條路一定能成,不存在失敗,只是三年成還是五年成的問題,只要大家齊心協(xié)力,這個(gè)萬億市場(chǎng)新賽道大有可為。”

 

力出一孔

軟件定義晶上系統(tǒng)是一個(gè)大工程,要發(fā)展好必須整合全產(chǎn)業(yè)鏈的資源,圍繞國家戰(zhàn)略,率先在數(shù)據(jù)中心應(yīng)用層面實(shí)現(xiàn)中國的自主標(biāo)準(zhǔn)——既可以做UCIe兼容,又符合中國信息與智能產(chǎn)業(yè)的長(zhǎng)期發(fā)展需求。當(dāng)前,參與到軟件定義晶上系統(tǒng)的機(jī)構(gòu)有四五十家,包括企業(yè)、高校和研究所,但對(duì)于軟件定義晶上系統(tǒng)這樣的大工程來說,目前參與的力量還不夠大,尤其與國外相比,國內(nèi)所有芯片投資加起來,都不如英特爾一家多,在這種背景下,如果山頭林立,各設(shè)標(biāo)準(zhǔn),那么想發(fā)展好無疑將困難重重。

“我們要探索新型舉國體制,建立最廣泛的統(tǒng)一戰(zhàn)線,形成最磅礴的發(fā)展動(dòng)力,現(xiàn)在全中國所有集成電路力量集合起來,還不夠壓強(qiáng)突破,如果再搞山頭主義,七國八制,想實(shí)現(xiàn)我國的戰(zhàn)略需求,無論是2035還是2049,都很難!”鄔江興院士團(tuán)隊(duì)核心成員最后強(qiáng)調(diào),在籌劃中的軟件定義晶上系統(tǒng)聯(lián)盟,目的就是為聚集各方力量,而鄔院士正準(zhǔn)備將專利免費(fèi)開放,以吸引更多商業(yè)公司參與其中,他說:“這不是商業(yè)利益,這是國家利益,我們一定要把SDSoW的產(chǎn)業(yè)落地做成。應(yīng)用強(qiáng),發(fā)展底座才能堅(jiān)實(shí),迭代速度才會(huì)快,才能開辟我國信息與智能產(chǎn)業(yè)的新局面。”

SDSoW更多技術(shù)細(xì)節(jié)和專利開放情況,敬請(qǐng)關(guān)注將在12月10日舉辦的第五屆軟件定義晶上系統(tǒng)技術(shù)與產(chǎn)業(yè)聯(lián)盟大會(huì)。

相關(guān)推薦

電子產(chǎn)業(yè)圖譜