模擬小話之電流鏡

本次我們有幸邀請(qǐng)了愛學(xué)習(xí)又樂于分享的宋風(fēng)盛同學(xué)，來分享基于bipolar的電流鏡的研究，希望大家有所收獲~

引言

當(dāng)當(dāng)，首先把整篇文章的思路放上來，大家感興趣可以接著往下看。

圖1：文章思維導(dǎo)圖

在任何一個(gè)電路中，電流鏡是要占很大比例，如果是一個(gè)放大器的話，這個(gè)比例甚至可以達(dá)到50%。相信大家都是從《模擬電子技術(shù)基礎(chǔ)》接觸到的模擬電路。首先接觸到的是單極放大器，接下來肯定就是電流鏡了。大家可能會(huì)疑惑了，難道電流鏡不是已經(jīng)和單極放大器一樣簡(jiǎn)單了嗎？那還有什么好講的呢？非也，待我細(xì)細(xì)道來。

相信了解集成電路發(fā)展史的朋友，肯定都知道：在之前集成電路大規(guī)模使用的器件結(jié)構(gòu)并不是CMOS，而是BJT，所以大家如果去翻翻1980s前后的JSSC文章，很多都是基于BJT的。記得上模擬集成電路課程的時(shí)候，老師提到過：“不要認(rèn)為BJT已經(jīng)過時(shí)了，很多CMOS電路結(jié)構(gòu)都是從BJT電路結(jié)構(gòu)演化而來的，那么多的經(jīng)典的結(jié)構(gòu)都是上個(gè)世紀(jì)世界上最聰明的人想出來的，是一座豐富的寶藏。”所以本文以BJT為主。

那我們就開始吧！

基礎(chǔ)知識(shí)

1、基本的bipolar電流鏡

圖2：基本的bipolar電流鏡

圖1所示的電路結(jié)構(gòu)中，Q2通過復(fù)制Q1的基極電位，使得二者擁有相同的Vbe，從而使得Q2可以復(fù)制Q1的電流。在進(jìn)行電流復(fù)制的時(shí)候，我們肯定是想得到一個(gè)非常準(zhǔn)確的輸出電流即：Iout=Iin恒成立。但是由于三個(gè)非理想的因素導(dǎo)致永遠(yuǎn)不可能得到這一精確復(fù)制結(jié)果。其實(shí)，模擬電路就不存在絕對(duì)準(zhǔn)確，所有得到的結(jié)論都是基于一定的假設(shè)或者條件。條件變了，所有的結(jié)論都要推倒重來。

那么這三個(gè)非理想的因素是什么呢？

a、Bipolar晶體管是流控型器件，因?yàn)殡娏鞣糯蟊稊?shù)不是無窮大的，總是存在基極電流。Iin不僅僅提供Q1的集電極電流，還需要為Q1、Q2提供基極電流。

b、晶體管工作在放大區(qū)的時(shí)候，集電極的電流是隨著它的集電極和發(fā)射極之間的電壓緩慢增加的。這是因?yàn)榫w管的厄爾利電壓不是無窮大導(dǎo)致的。

c、兩個(gè)晶體管在制造的時(shí)候，總是會(huì)存在隨機(jī)性失配。體現(xiàn)到了Is的表達(dá)式中。

綜合上述三個(gè)非理想因素的結(jié)果，得到如下電流鏡的輸出電流公式：

公式1：考量了三種非理想因素的輸出電流表達(dá)式

那么前輩們提出了什么樣的解決辦法呢？

首先來介紹一種beta helper結(jié)構(gòu)：

圖3：betahelper電流鏡

在基本的bipolar電流鏡結(jié)構(gòu)中我們提過了：電流鏡復(fù)制不準(zhǔn)的一個(gè)原因就是Iin要提供Q1和Q3的基極電流，從而導(dǎo)致復(fù)制不準(zhǔn)確。想要降低這個(gè)因素的影響，就要想辦法降低基極電流的大小。降低基極電流的大小只能通過降低beta，但是Iin又怎么能隨隨便便減小呢?

其實(shí)如果IB不變，只要Q1和Q3從Iin處抽取的電流降低是能達(dá)到同樣的效果的。這就是圖二結(jié)構(gòu)的思路。由Q2的集電極電流偏置Q1和Q3。IB2經(jīng)過Q2的電流放大之后，流向兩個(gè)晶體管的基極。這樣的話，就會(huì)將IB2的數(shù)值降低到原來的幾十分之一（1/（beta+1）），大大提高了復(fù)制精度。請(qǐng)大家留心，這一思想我們?cè)诮酉聛淼碾娐分羞€會(huì)遇到。

現(xiàn)在已經(jīng)改善了beta不夠大引起的誤差了，那厄爾利電壓不是無窮大的問題要怎么改善呢？這個(gè)問題其實(shí)是因?yàn)?a class="article-link" target="_blank" href="/baike/1565287.html">輸出電阻不夠大導(dǎo)致的。如果是這樣的話，那就好辦了，對(duì)不對(duì)？

公式2：輸出電阻表達(dá)式

我們可以添加一個(gè)shunt- series反饋，來增加輸出電阻。

圖4：添加了shunt-series反饋的beta helper結(jié)構(gòu)

對(duì)于Q3而言，Rout由原來的ro增加到了ro（1+gmR3）。我們經(jīng)常能在bipolar的電路結(jié)構(gòu)中見到使用射極負(fù)反饋電阻的情況。

另外一種降低Vce不同導(dǎo)致的復(fù)制誤差的電路結(jié)構(gòu)是：串接鏡像電流鏡。

圖5：串接鏡像電流鏡結(jié)構(gòu)圖

串接組態(tài)是非常重要的，可以改善電路結(jié)構(gòu)的高頻特性、降低偏置參考點(diǎn)源對(duì)電源電壓的敏感程度，提高psr。但是在這里使用到的是串聯(lián)組態(tài)最基本的特性：增加輸出電阻。在這個(gè)電路里面起到了串聯(lián)增加電阻的晶體管是Q1，Q3是為了給Q1提供偏置。

公式3：串接鏡像電流鏡等效輸出電阻表達(dá)式

Ro的阻值在兆歐級(jí)別，非常高，可以顯著地提高輸出電流的準(zhǔn)確性。

另一種可以改善beta影響的結(jié)構(gòu)是：威爾遜電流鏡。

威爾遜電流鏡結(jié)構(gòu)的思路是：通過引入一個(gè)晶體管，和基本電流鏡結(jié)構(gòu)結(jié)合起來，構(gòu)成一個(gè)負(fù)反饋的電路結(jié)構(gòu)，從而提供一個(gè)比較穩(wěn)定的輸出電流。具體如下：

圖6：威爾遜電流鏡結(jié)構(gòu)圖

Iin和Ic3的差值構(gòu)成Q2的基極電流，Q2的集電極電流流向Q1的集電極和Q1以及Q3的基極。而Q3復(fù)制Q1的集電極電流，只有當(dāng)Q2的集電極電流等于2倍的Ib+ICQ1的時(shí)候，才會(huì)達(dá)到一個(gè)穩(wěn)定狀態(tài)。該結(jié)構(gòu)不僅僅減弱了beta的影響，同時(shí)因?yàn)闃?gòu)建了一個(gè)負(fù)反饋結(jié)構(gòu)，也降低了對(duì)Vout的敏感程度。

當(dāng)Vout增加的時(shí)候，Q2的集電極電流增加，同樣Q1的集電極和基極電流也增加，IC3和IB2同樣增加，但是IIN是固定的，這時(shí)候IQ2的就不會(huì)隨著Vout劇烈變化。

到這，有關(guān)提高bipolar復(fù)制精度的的基本電路結(jié)構(gòu)的介紹就結(jié)束了。

下面我們?cè)俳榻B兩個(gè)基本電流鏡電路的變形，這兩個(gè)電流鏡在模擬電路的偏置電路里面使用非常多。

分別是：widlar電流源和峰值電流源。

圖7：Widlar電流源結(jié)構(gòu)圖

圖8：峰值電流源結(jié)構(gòu)

在這兩個(gè)電流源中的Q1和Q2的的發(fā)射極面積是不一樣的，Q2：Q1=N:1。因?yàn)镽2和R的存在使得Q1和Q2之間電流復(fù)制的比例不再是原來的1：1線性關(guān)系，而成了非線性關(guān)系，因?yàn)镼2的發(fā)射極面積大于Q1，但是Q2的Vbe是小于Q1的，所以復(fù)制關(guān)系類似一個(gè)e指數(shù)的形式，在IIN比較小的時(shí)候，Iout隨著IIn的增加而迅速增加，并隨著IIN的增加，增長(zhǎng)的幅度下降。

到這，基本知識(shí)講解的就結(jié)束了，下面讓我們看看這些基本電路實(shí)際中是怎么應(yīng)用的吧。

應(yīng)用

基本的偏置電路：

我們可以使用widlar電流源和峰值電流源構(gòu)建兩種偏置電路。

原理：因?yàn)閣idlar電流源和峰值電流源的輸出電流是隨著輸入電流呈現(xiàn)e指數(shù)增長(zhǎng)的，那么在一開始的斜率是大于1的，但是隨著電流的增加，斜率逐漸降低，所以和線性關(guān)系的直線會(huì)存在兩個(gè)交點(diǎn)-簡(jiǎn)并點(diǎn)。偏置電路在簡(jiǎn)并點(diǎn)是穩(wěn)定的。

圖9：widlar電流源/峰值電流源輸入輸出電流示意圖

所以可以利用這一原理得到一個(gè)比較穩(wěn)定的偏置電路。

圖10：widlar基本偏置電路結(jié)構(gòu)

圖11：峰值電流源基本偏置電路結(jié)構(gòu)

兩個(gè)電阻是用來定義兩條支路上電流的。當(dāng)然上面電路是比較簡(jiǎn)單、粗糙的偏置電路結(jié)構(gòu)。

它們沒有考慮各種非理想因素，而且輸出的電流對(duì)電源電壓非常敏感。

Bandgap：

基于widlar又提出了一種目前廣泛使用的偏置電路結(jié)構(gòu)：bandgap電路結(jié)構(gòu)。Bandgap結(jié)構(gòu)沒有使用電流鏡來確保兩條支路的電流相等，而是通過一個(gè)運(yùn)算放大器進(jìn)行鉗位，得到一個(gè)非常精準(zhǔn)的電流復(fù)制。電路結(jié)構(gòu)如下圖所示：

圖12：bandgap結(jié)構(gòu)示意圖

R1是該電路結(jié)構(gòu)的定義電流的電阻。通過ΔVbe產(chǎn)生正溫度系數(shù)的電流，而Vbe產(chǎn)生的電流是負(fù)溫度系數(shù)的電路。將二者通過R2和R1進(jìn)行疊加。得到一個(gè)接近零溫度系數(shù)的電壓。該電壓就是帶隙基準(zhǔn)電壓。

該結(jié)構(gòu)是通過一個(gè)運(yùn)算放大器創(chuàng)造性的實(shí)現(xiàn)了一個(gè)電流鏡的功能，雖然大大降低了電流鏡Vds的影響因素，但是因?yàn)檫\(yùn)算放大器的放大倍數(shù)并不是無窮大，該放大器存在失調(diào)電壓，所以想要得到一個(gè)比較小的溫漂系數(shù)，還需要對(duì)放大器的失調(diào)電壓進(jìn)行消除。

高階的偏置電路：

雖然高階的偏置電路不能像bandgap那樣可以抑制溫漂，但是高階的偏置電路還是有一些好處的：具有很高的psr，電路結(jié)構(gòu)簡(jiǎn)單，芯片面積占用少，對(duì)于不太關(guān)注溫漂的電路結(jié)構(gòu)，是一個(gè)不錯(cuò)的選擇。下面我們就一起來看看吧！

首先電路結(jié)構(gòu)圖如下：

圖13：高階偏置電路結(jié)構(gòu)

該電路圖是哪種基礎(chǔ)結(jié)構(gòu)的變形呢？答案是：威爾遜電流鏡。

同樣的，該偏置電路是通過Q30、Q40以及R40構(gòu)成了一個(gè)widlar電流源，Q30和Q40的發(fā)射極面積比為1：2。但是它沒有采用基本結(jié)構(gòu)那樣通過一個(gè)電流鏡使兩路電流相等，而是通過像威爾遜電流鏡那樣，Q10、Q50、Q20的發(fā)射極面積相等，三個(gè)晶體管的電流值十分接近。和威爾遜電流鏡相比，Q60的集電極電流沒有流向diode連接的晶體管，而是通過另外一路實(shí)現(xiàn)了電流的鏡像復(fù)制。

同時(shí)，我們可以看到，在上部分的電流鏡管子都添加了射極負(fù)反饋電阻，這是基礎(chǔ)部分講到的，不僅可以提高輸出電阻，還可以抑制輸出電流對(duì)電源電壓波動(dòng)的響應(yīng)，提高psr。

Translinear loop：

在bipolar組成的電路中，如果想要實(shí)現(xiàn)push-pull的電流輸出，translinear loop結(jié)構(gòu)是一個(gè)非常不錯(cuò)的選擇，它不僅可以實(shí)現(xiàn)class-AB的輸出，還可以大大簡(jiǎn)化放大器的頻率補(bǔ)償。因?yàn)閠ranslinear loop結(jié)構(gòu)的電路中，電流的通路全部都是地阻的，這樣的話，輸出節(jié)點(diǎn)的電阻值或者電路中節(jié)點(diǎn)的等效電阻都十分的小，從而使得電路中只有一個(gè)比較大的電阻節(jié)點(diǎn)，進(jìn)行簡(jiǎn)單的密勒補(bǔ)償，就能實(shí)現(xiàn)環(huán)路的穩(wěn)定。

讓我們一塊看一下吧：

圖14：translinearloop結(jié)構(gòu)示意圖

一個(gè)經(jīng)典的translinearloop如上圖所示，同樣采用的是電流鏡復(fù)制電流的原理，該結(jié)構(gòu)，通過設(shè)置不同的發(fā)射極面積，控制了輸出管Q24和Q25的靜態(tài)電流。從而使得靜態(tài)功耗嚴(yán)格可控。

基極電流補(bǔ)償：

圖15：基極電流補(bǔ)償電路結(jié)構(gòu)

在translinear loop結(jié)構(gòu)中，因?yàn)殡娏鞣糯蟊稊?shù)beta不是無窮大的值，想要輸出比較客觀的電流，就需要比較大的基極電流。基極電流補(bǔ)償中，同樣用到了電流鏡電流復(fù)制的原理，通過一個(gè)晶體管連接到輸出管的基極來感知電壓變化，從而實(shí)現(xiàn)電流感應(yīng)，用一個(gè)反饋回路實(shí)現(xiàn)補(bǔ)償電流的功能。

總結(jié)

因?yàn)镃MOS電流鏡電路和bipolar的電路結(jié)構(gòu)的思路大體是一樣的，本文沒有再贅述，只寫了bipolar的部分。通篇看下來之后，給人最大的感受就是電流鏡無處不在，雖然可能形式結(jié)構(gòu)不同，但是電流鏡的內(nèi)核是一直沒有變化的，前輩們留下的各種各樣的奇思妙想，一次又一次的打開我們的腦洞，雖然現(xiàn)在bipolar使用的越來越少，但是對(duì)于一個(gè)模擬IC設(shè)計(jì)人員，這一座寶庫還是非常值得我們?nèi)ヒ惶骄烤沟模。ㄖ灰须娐费芯啃牡玫模痛廖?，有福利?/p>

參考文獻(xiàn)

[1] . P G . . Analysis and design of analogintegrated circuits / 5th ed[M].

[2] Fonderie J ,? Huijsing J H . Operational amplifier with 1-Vrail-to-rail multipath-driven output stage[J]. IEEE Journal of Solid-StateCircuits, 1991, 26(12):1817-1824.

[3] Griffith R ,? Vyne R L ,?Dotson R N , et al. A 1-V BiCMOS rail-to-rail amplifier with n-channeldepletion mode input stage[J]. Solid-State Circuits, IEEE Journal of, 1997, 32(12):2012-2022.