MIPI C-Phy PCB設計驗證方案

近年來，隨著攝像和顯示技術的快速發(fā)展，高清圖像的像素逐年增加，無論是連接攝像頭的軟板，還是驅動主屏的主板，都慢慢地看到了 MIPI C-Phy 鏈路的設計身影。由于 C-Phy 大大簡化了物理連接方式，所以 C-Phy 可以節(jié)省更多的 PCB 空間，為電子產(chǎn)品實現(xiàn)進一步小型化提供了可能性。C-Phy 的基本協(xié)議信息如下：

高速時鐘：嵌入式時鐘

信道編碼：特殊的狀態(tài)編碼減少時鐘頻率

最大傳輸速度：約 17.1Gb/s

Lane 最大速度：5.7Gb/s

最少管腳數(shù)量：3pins(TX) 1lane(TX)

最大管腳數(shù)量：9pins(TX) 3lane(TX)

在軟件設計方面，目前還沒有看到具有完美設計 C-Phy 鏈路的工具，通常還是要通過工程師來手動把控 C-Phy 鏈路設計，保證 3 條線之間的耦合，等長以及相位控制在容差范圍之內，為設計帶來了不小的難度，稍有不慎，就會造成傳輸速率提升不上去，甚至設計失敗的風險。本文老吳為大家介紹如何基于 Hyperlynx DRC 實時自動地檢查 C-Phy 鏈路設計的質量，為高清圖像傳輸保駕護航！

工具：HyerlynxDRC VX.2.8

規(guī)則一：C-Phy 阻抗檢查

檢查目的：檢查一個 MIPI C-Phy 的三個網(wǎng)絡是否滿足阻抗及差分阻抗值要求。

規(guī)則二：C-Phy 等長及過孔數(shù)量檢查

檢查目的：一個 C-phy 組中 3 個網(wǎng)絡的長度必須滿足容許誤差要求，同時過孔數(shù)量必須相等。

規(guī)則三：C-Phy 組之間檢查

檢查目的：為避免 C-Phy 組網(wǎng)絡間的串擾，兩個 C-Phy 組網(wǎng)絡同層走線之間的間距必須滿足最小間距要求。

規(guī)則四：C-Phy 對稱性檢查

檢查目的：檢查一個 MIPI C-Phy 的三個網(wǎng)絡是否走線對稱。

無論您的 PCB 工具使用的是 Xpediiton,PADS, 還是 Allegro，以上 4 條檢查項都可以在你設計過程中實時進行檢查，當發(fā)現(xiàn)問題時及時定位或輸出相應包括，大大節(jié)省了人工檢查的時間成本以及為后續(xù)仿真減輕了壓力。每一條規(guī)則都帶有相應的參數(shù)信息，這里就不再一一展開為大家解釋了，如果有需要的朋友，歡迎與老吳進行聯(lián)系。

總結，MIPI CPHY 在 MIPI DPHY 的基礎上成倍增加了帶寬，減少了線對數(shù)量，在高速大靶面傳感器和高分高刷新移動設備 OLED 應用上越來越普及。Hyperlynx DRC 基于目前軟件條件，提供了自動化檢測驗證方案，為 C-Phy 設計提供了高效的驗證平臺。