芯耀
953
前言
SPAD傳感器在誕生之初主要用于弱光探測場景，然而隨著其性能演進和場景需求發(fā)展，SPAD被越來越多地用在了車載雷達、機器人、無人機等消費類場景中。SPAD傳感器因其高靈敏度和低噪聲特性，成為實現(xiàn)高精度深度感知和弱光成像的理想選擇。
與基于PN結(jié)的傳統(tǒng)CMOS圖像傳感器（CIS）不同，SPAD探測器的核心結(jié)構(gòu)是工作在蓋革模式下的雪崩二極管。從物理機制層面看，SPAD的復雜性顯著高于PN結(jié)器件，主要體現(xiàn)在高反向偏壓下更易引發(fā)非平衡載流子注入、熱電子效應以及缺陷態(tài)輔助的隧穿電流等問題，這些特性使其在設計、工藝和電路架構(gòu)層面均面臨嚴峻挑戰(zhàn)。
SPAD常見的性能參數(shù)包括像素大?。≒ixel Size）、暗計數(shù)噪聲（DCR）、光探測概率（PDE）、死區(qū)時間（DeadTime）和響應時間（Response Time）。這些參數(shù)直接影響SPAD的性能表現(xiàn)，例如，暗計數(shù)率（DCR）是定義探測器噪聲的關(guān)鍵參數(shù)，SPAD需保持高于擊穿的偏置以作為單光子探測器。而光探測概率（PDE）則決定了SPAD的靈敏度，受到電場強度和分布的影響。此外，死區(qū)時間（DeadTime）是SPAD在被觸發(fā)后恢復到初始狀態(tài)所需的時間，影響最大光子檢測速率和動態(tài)范圍。
圖1 SPAD的主要性能參數(shù)
在SPAD器件的性能優(yōu)化中，核心性能參數(shù)間的制約關(guān)系是一大難題：比如像素微縮化直接導致PDE衰減，尺寸微縮導致的邊緣電場集中還將引發(fā)DCR激增問題；降低死區(qū)時間會誘發(fā)后脈沖噪聲并劣化時間抖動精度。前沿方案通過DTI/保護環(huán)（抑制串擾，降低DCR）、像素光學優(yōu)化、新材料引入（SiGe雪崩層增強紅外響應）、以及三維堆疊的主動淬滅電路等方式實現(xiàn)了一定程度上的協(xié)同優(yōu)化。
SPAD器件介紹
在前面微光探測章節(jié)中，我對所有的弱光探測器進行了一個綜述型介紹，其中包括SPAD。這里不做重復介紹，感興趣的讀者朋友請移步：
SPAD的發(fā)展趨勢
像素尺寸的持續(xù)微縮
在半導體器件領域，工藝微縮是共性技術(shù)演進方向。SPAD像素的微縮不僅能顯著提升PPAC（功耗、性能、面積、成本）綜合指標，更驅(qū)動應用場景的拓展與市場邊界重塑。早期SPAD主要服務于科研設備、工業(yè)生產(chǎn)等toB場景，對成本和體積的容忍度較高；而隨著其向消費級市場滲透（如車載激光雷達、手機3D傳感），成本與尺寸約束已成為與性能并重的核心設計目標，甚至在部分場景中更具決定性。微縮化通過提升單位面積的像素密度，直接增強空間分辨率與成像精度，降低單芯片面積, 也為高分辨率光子計數(shù)成像奠定物理基礎。
圖2. SPAD像素微縮時間表[1]
在當前產(chǎn)品中，消費級SPAD芯片的主流像素尺寸還是基于10um為主流（例如sony的經(jīng)典款IMX459），但是相關(guān)公司的研發(fā)團隊和研究單位已經(jīng)推出了3um以下的SPAD傳感器。相信在不久的以后，小尺寸像素會大面積落地。
圖3 近年來發(fā)表的SPAD頂會論文[2]
BSI（背照式）與FSI（前照式）像素結(jié)構(gòu)的主要差異體現(xiàn)在光線的入射路徑和金屬層的排列方式上。在FSI結(jié)構(gòu)中，光線從正面入射，經(jīng)過透鏡、濾光片、金屬層后到達光電二極管（PD），而金屬層會遮擋和反射部分光線，導致光損耗增加。相比之下，BSI結(jié)構(gòu)將PD置于金屬層的上方，光線從背面入射，直接到達PD，從而減少了金屬層對光線的干擾，提高了光收集效率。
隨著尺寸微縮，BSI式的像素也逐漸取代FSI,這一點和CIS傳感器的發(fā)展過程相當一致，這是由于隨著像素微縮金屬層導致的光路損耗問題和衍射效應愈加嚴重，直接影響的成像質(zhì)量和設計難度，此外FSI設計下FF也很難設計實現(xiàn)大幅提升，使得像素PDE性能受限。下面這張圖給出了FSI和BSI的像素結(jié)構(gòu)，可以直觀從結(jié)構(gòu)布局上看到兩個結(jié)構(gòu)對FF因子的影響。
圖4 FSI和BSI 型SPAD器件[3]
圖5 FSI和BSI對比
BSI（背照式）SPAD像素通過3D堆疊技術(shù)將光敏層與邏輯電路分離，這也得益于這幾年先進封裝技術(shù)的發(fā)展。目前普遍采用的鍵合是銅-銅鍵合，其鍵合對準精度能高達um量級以下。
圖6 3D堆疊芯片示意圖[4]
圖7 3D-Stack BSI SPAD像素示意圖
分辨率的不斷提高
圖8 SPAD靶面分辨率發(fā)展趨勢[2]
目前消費級的SPAD芯片分辨率通常在十萬像素量級以下。工業(yè)級的SPAD芯片會有更高配置，比如佳能在2020年就發(fā)布了世界首款百萬像素級SPAD傳感器（320萬像素，13,2mm*9.9mm），2023年又推出了搭載該傳感器的攝像機MS-500，主要落地場景為工業(yè)、科研、監(jiān)控等。當然這款相機還沒有大規(guī)模商用。
微縮趨勢下的SPAD像素性能優(yōu)化
SPAD像素優(yōu)化的實質(zhì)是通過多過程拆解+多物理場協(xié)同調(diào)控實現(xiàn)的。讓光子在感光區(qū)域多次反射/散射實現(xiàn)吸收增強（微納光學+像素微透鏡），讓光生電荷在GR內(nèi)實現(xiàn)高效匯聚（摻雜和場調(diào)控），讓高能電荷在像素內(nèi)高度約束（雪崩空間域控制、場隔離和FTI像素隔離）,讓缺陷態(tài)/界面態(tài)在電場下不發(fā)生隧穿激活。通產(chǎn)業(yè)實踐表明，考慮到性能參數(shù)的制約關(guān)系，唯有對上述維度進行聯(lián)合優(yōu)化方能在微縮化進程中同步達成PDE提升、DCR壓縮及串擾抑制等性能協(xié)同優(yōu)化。
FTI設計
像素微縮化進程中面臨兩大核心挑戰(zhàn)：光子探測效率（PDE）衰減與光/電串擾惡化。FTI技術(shù)通過貫穿像素的深溝槽隔離結(jié)構(gòu)可以實現(xiàn)串擾降低。通過FTI層折射率調(diào)控、電場分布調(diào)節(jié)、疊層設計可以實現(xiàn)較好的像素間光/電串擾防護設計。
折射率工程：填充二氧化硅或空氣隙調(diào)控側(cè)壁反射率，將光學串擾抑制，金屬層的引入可以進一步實現(xiàn)光學隔離。
電場分布：DTI接地設計等實現(xiàn)橫向電場強度衰減，阻斷載流子擴散路徑
疊層優(yōu)化：與背照式（BSI）結(jié)構(gòu)集成時，F(xiàn)TI深度匹配光電吸收層厚度實現(xiàn)包裹式隔離
圖10 FTI結(jié)構(gòu)示意圖[6]
這里可能大家會問CIS通過DTI設計都做到1um的像元大小了，SPAD像素尺寸比CIS大好幾倍，像素隔離設計是不是更容易？從光學串擾上說是的（僅限于在同一波長下對比，隨著波長增加難度增大），但是考慮電學串擾就并不是這樣。SPAD本質(zhì)上是一個垂直方向的貫穿結(jié)，并且其中的非平衡熱載流子在電場下加速到了較高的速度，因此更容易發(fā)生橫向溢散（熱載流子問題也是logic器件的最頭疼的難題之一），當FTI層介質(zhì)過薄，或者沒有設計金屬屏蔽層時，高能載流子將引發(fā)FN隧穿或陷阱輔助隧穿（TAT），穿透隔離勢壘擴散至相鄰像素。
圖11 SPAD像素電串擾示意圖[7]
電場隔離保護環(huán)（Guard Ring, GR）設計
除FTI技術(shù)外，保護環(huán)結(jié)構(gòu)是抑制邊緣擊穿的核心方案。GR可以看成是一個與主PN結(jié)并聯(lián)的次級PN結(jié)。當反向偏壓施加時，主結(jié)耗盡區(qū)向外擴展并與GR耗盡區(qū)穿通，迫使電場線從邊緣區(qū)域轉(zhuǎn)向GR內(nèi)側(cè)，顯著降低邊緣電場峰值。GR通過定制化摻雜輪廓在雪崩區(qū)與器件邊緣間構(gòu)建電場緩沖區(qū)，避免高電場在邊緣集中引發(fā)的非受控擊穿。
索尼在2023年IEDM論文中揭示：像素微縮進程中需協(xié)同優(yōu)化GR厚度與橫向尺寸——適度擴大GR寬度，可使邊緣電場峰值降低~50%，從而降低邊緣擊穿風險。這一厚度也不是越厚越好，要結(jié)合器件仿真，找到一個GR區(qū)域電場強度最小的區(qū)域。
圖12 GR厚度優(yōu)化過程[1]
除了厚度優(yōu)化外，還可以通過參雜調(diào)控，比如梯度摻雜或者多環(huán)設計實現(xiàn)更平穩(wěn)的電場過渡區(qū)。
結(jié)的場分布設計
PDE優(yōu)化過程是光傳輸路徑+光吸收區(qū)域+光生電荷輸運的全鏈條優(yōu)化過程。后兩者強依賴于結(jié)的場分布設計。值得注意的是，在優(yōu)化電場分布的同時，必須兼顧有效吸收層面積與光子探測效率（PDE） 的平衡。Cannon團隊提出的 電荷聚焦型SPAD（Charge-focus SPAD） 正是這一設計典范。如下圖所示，其通過“擴吸收區(qū)+縮倍增區(qū)”實現(xiàn)了像素區(qū)域內(nèi)光電轉(zhuǎn)換過程的最大化，同時通過獨特的“電場聚焦功能”保證光生載流子高效的“流”向倍增區(qū)，并在雪崩區(qū)域得以有效倍增和抽取。倍增區(qū)的面積控制的足夠小，不但可以降低達到臨界電場強度所需的電壓，還能實現(xiàn)高能載流子在空間上的強約束，降低其橫向擴散到像素邊緣的概率。
圖13 Sony Charge-Focusing SPAD設計[2]
這一Charge-Focusing的設計，理論上可以實現(xiàn)~100%的FF，從而大幅提高PDP(可以實現(xiàn)~40%的PDP@6um像素)，同時其雪崩倍增區(qū)域在空間上的高度限制也可以降低熱像素概率，提升DCR性能。除了提升PDE和DCR外，這一設計還可以降低結(jié)電容，從而一定程度上實現(xiàn)對后脈沖的抑制。
圖14 Charge-Focusing SPAD器件的性能表現(xiàn)[2]
Embedded metal contact
降低DCR的一個關(guān)鍵就是降低缺陷態(tài)的激活概率，包括是邊緣處、界面處、倍增區(qū)的帶間缺陷態(tài)在強電場下的隧穿。一個實現(xiàn)方案是通過拉遠陰極和陽極電極之間的距離，降低整體的電場強度。下圖中可以看到，通過降低邊緣電場強度，可以實現(xiàn)DCR的近一個量級的削減。
圖15 Embedded metal contact[8]
圖15 Embedded metal contact[8]
上面提到的很多像素設計方案都是半導體器件層面的設計，隨著像素的微縮，像素光學層面也有越來越多的設計方案。
PSD限光結(jié)構(gòu)
微納陷光結(jié)構(gòu)目前基本上是像素設計上的標配設計。如下圖所示，通過限光微結(jié)構(gòu)的衍射，可以實現(xiàn)光的大角度散射，從而增長光在吸收區(qū)域的有效光程，增大光的吸收，這在長波（>900 nm）情況下尤為重要。不過需要強調(diào)的是，界面本身也是一個關(guān)鍵的噪聲源（我又想說那句經(jīng)典的話 The interface is Device），因此，一旦PSD結(jié)構(gòu)的工藝控制不好，就會是一個強的貢獻DCR的噪聲源。
圖16 PSD限光結(jié)構(gòu)示意圖[9]
我再擴展說說為什么在長波（>900 nm）場景下，PSD這種構(gòu)建光多次反射路徑的設計必不可少，下圖是一個硅的不同波長的吸收截止深度示意圖，可以看到對應1000nm的吸收截止深度是100um左右，而通常吸收硅層也就10um量級，因此等效吸收光路徑的延長對提高PDE十分有效，這也是為什么目前小像素下單PSD，乃至雙PSD基本是標配設計。
圖17 硅的波長吸收深度曲線[10]
雙衍射結(jié)構(gòu)（如金字塔表面衍射PSD和淺溝槽衍射STD）的示意圖如下圖所示，其可以進一步增加像素內(nèi)的光學路徑。
圖18 雙衍射像素設計
Metal Reflector
與PSD相類似的是metal reflector，這個常放置在像素底部表面和側(cè)壁DTI/FTI處（在像素FF不高時，也有可能在表面部分非入光孔徑區(qū)域放置），其作用和PSD類似，都是用以增加光程，原理主要基于反射而非衍射。Metal reflector的工藝實現(xiàn)相比PSD更簡單，引入噪聲源的可能性更低，但是設計時同樣需要考慮金屬功函選擇以及其帶來的場調(diào)控問題（引入額外的Band-bending）。一個好的metal reflector組合設計能實現(xiàn)光在像素區(qū)域內(nèi)的全吸收和高束縛，提高PDE的同時降低像素間串擾。
圖19 結(jié)合Charge-focusing和像素光學反射設計的SPAD像元結(jié)構(gòu)[11]
像素微透鏡設計
近年來sony等大廠也逐漸開始在微透鏡設計上下功夫，比如引入GaplessOCL，2x2OCL 等技術(shù)，前者比較好理解，相當于提高了邊緣光線的收集能力，后者就要結(jié)合衍射光學來思考了而不是單單幾何光學(暫不展開，大家感興趣可以去看看sony他的論文)。
圖20 常見的像素微透鏡優(yōu)化設計方案[12, 13]
參考文獻
https://imagesensors.org/Past%20Workshops/2024%20ISSW/Presentations/R01-1.
https://imagesensors.org/Past%20Workshops/2020%20ISSW/.
https://faster-than-light.net/TOFSystem_C2.
Wang, Z., et al.,?A 64 x 128 3D-Stacked SPAD Image Sensor for Low-Light Imaging.?Sensors (Basel), 2024.?24(13).
https://global.canon/en/news/2023/20230403.html.
https://zhuanlan.zhihu.com/p/687464063.
Optical crosstalk in single photon avalanche diode arrays: a new complete model.
J. Ogi et al., IISW 2023.
Shimada, S., et al.,?A Back Illuminated 6 μm SPAD Pixel Array with High PDE and Timing Jitter Performance, in?2021 IEEE International Electron Devices Meeting (IEDM). 2021. p. 20.1.1-20.1.4.
https://www.pveducation.org/pvcdrom/materials/optical-properties-of-silicon.
High-Definition SPAD Image Sensors.
S. Shimada et al., IEDM 2022.
Y. Fujisaki et al., VLSI 2023.
14. http://www.everyphotoncounts.com/arrays-cmos3d.php
15. A Challenge for 3 μm SPAD Pixel Using Embedded Metal Contact on Deep Trench Pixel ioslation
