晶圓Fab廠之tapeout（流片）

1. 什么是Tape-Out？

Tape-out是指集成電路設(shè)計完成后，將設(shè)計文件提交給半導(dǎo)體制造廠進行生產(chǎn)的過程。這個術(shù)語源自于早期設(shè)計是通過磁帶（tape）存儲并傳輸設(shè)計數(shù)據(jù)，如今盡管已經(jīng)使用電子文件，但“tape-out”這個詞依然沿用。

2. Tape-Out的重要性

Tape-out過程對于集成電路生產(chǎn)至關(guān)重要，主要原因如下：

a. 確認設(shè)計

在設(shè)計的最后階段，確保所有的設(shè)計規(guī)則、功能要求和性能參數(shù)都得到滿足。任何錯誤在這一步確認后被發(fā)現(xiàn)可以在制造前得到糾正，避免昂貴的后續(xù)修復(fù)。

b. 生產(chǎn)準備

制造廠需要標準化的設(shè)計數(shù)據(jù)（如GDSII或OASIS文件）來配置生產(chǎn)設(shè)備，設(shè)置光刻掩模，確保生產(chǎn)出來的芯片符合設(shè)計要求。

c. 驗證和驗證

通過全面的仿真和驗證，確保設(shè)計在各種條件下都能正常工作。這包括邏輯仿真、時序分析、功耗分析等。

3. Tape-Out的步驟

a. 設(shè)計收斂

在設(shè)計階段的最后，工程師需要確保設(shè)計達到目標指標，包括性能、功耗和面積（PPA），并解決所有設(shè)計規(guī)則檢查（DRC）和布局布線檢查（LVS）的問題。

b. 數(shù)據(jù)準備

將設(shè)計轉(zhuǎn)換成標準的制造數(shù)據(jù)格式（如GDSII或OASIS）。這包括芯片的所有層次結(jié)構(gòu)信息。

c. 設(shè)計驗證

通過仿真工具進行全面驗證，確保設(shè)計在邏輯、時序和電氣層面都符合要求。進行靜態(tài)時序分析（STA）、功耗分析、信號完整性分析等。

d. 設(shè)計簽核

工程團隊和客戶一起進行最終的設(shè)計評審，確認設(shè)計無誤后，正式簽署設(shè)計簽核文檔。

e. 數(shù)據(jù)傳輸

將設(shè)計數(shù)據(jù)安全地傳輸給制造廠，并在制造廠確認收到完整、無誤的數(shù)據(jù)。

4. 制造廠的準備

制造廠在收到設(shè)計數(shù)據(jù)后，會進行以下準備：

a. 光掩模制作

根據(jù)設(shè)計數(shù)據(jù)制作光掩模，這是制造芯片的核心步驟之一。

b. 工藝參數(shù)設(shè)置

設(shè)置制造設(shè)備的工藝參數(shù)，確保符合設(shè)計要求。

c. 試產(chǎn)

進行小批量試產(chǎn)，驗證制造工藝與設(shè)計的匹配性。

5. 風(fēng)險與挑戰(zhàn)

a. 錯誤成本

任何設(shè)計錯誤都可能導(dǎo)致整個批次的芯片報廢，修復(fù)費用高昂。

b. 時間周期

從設(shè)計到實際制造出芯片需要較長時間，一旦發(fā)現(xiàn)問題，重新設(shè)計和制造周期較長。

c. 復(fù)雜性

隨著工藝技術(shù)的發(fā)展，設(shè)計和制造的復(fù)雜性增加，對工程師和制造廠的要求也越來越高。

南京某小型Fab在招聘有經(jīng)驗的上述工程師，主要做探針卡，工藝是成熟制程，待遇跟老板談，歡迎自薦或推薦。

歡迎交流，長按圖片加微信（請注明姓名+公司+崗位）。