加入星計(jì)劃,您可以享受以下權(quán)益:

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴(kuò)散
  • 作品版權(quán)保護(hù)
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長(zhǎng)期合作伙伴
立即加入
  • 正文
    • 凸塊間距推進(jìn)至10μm以下
    • 封裝大廠
  • 推薦器件
  • 相關(guān)推薦
  • 電子產(chǎn)業(yè)圖譜
申請(qǐng)入駐 產(chǎn)業(yè)圖譜

先進(jìn)封裝技術(shù)之爭(zhēng) | 凸塊(Bumping)間距推進(jìn)至10μm以下,推動(dòng)FC繼續(xù)領(lǐng)跑市場(chǎng)

2023/11/27
2.5萬(wàn)
閱讀需 21 分鐘
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

Flip-Chip是先進(jìn)封裝最大市場(chǎng),Bumping是其主要的工藝,顯著提高集成密度。目前,頭部晶圓制造廠將Bump Pitch推進(jìn)至10μm以下,國(guó)內(nèi)大封裝廠挺近40μm。本文為您概述了當(dāng)前微凸塊的全球新進(jìn)展。

Bumping/μBumping,(微)凸塊制造技術(shù)是倒裝等發(fā)展演化的基礎(chǔ)工程,并延伸演化出TSV、WLP、2.5D/3D、MEMS等封裝結(jié)構(gòu)與工藝,廣泛應(yīng)用于5G、人工智能、云計(jì)算、可穿戴電子、物聯(lián)網(wǎng)、大數(shù)據(jù)處理及儲(chǔ)存等集成電路應(yīng)用中。

焊料凸點(diǎn)的橫截面?圖源:富士通

作為一種先進(jìn)的晶片級(jí)工藝技術(shù),Bumping在將晶片切割成單個(gè)芯片之前,在整個(gè)晶片形式的晶片上形成由焊料制成的“凸點(diǎn)”或“球”。凸塊制作的材質(zhì)可分為金凸塊、銅鎳金凸塊、銅柱凸塊、焊球凸塊。凸塊將管芯和襯底一起互連到單個(gè)封裝中的基本互連部件,每個(gè)凸塊都是一個(gè)IC信號(hào)觸點(diǎn),成為了芯片之間、芯片和基板之間的“點(diǎn)連接”。在封裝環(huán)節(jié)中,有助于減小模組體積,提高良品率,降低成本易于量產(chǎn):

    • 在倒裝芯片封裝中,使用焊料凸塊而不是引線鍵合將硅芯片直接連接到基板上,在電氣、機(jī)械和熱性能方面起著重要作用,還能提供具有更快數(shù)據(jù)速率的密集與鏈接。凸塊一般高 60-100μm,直徑為 80-125μm,而銅柱 (CuP) 凸塊的高度通常為40μm, 并有錫銀焊帽。倒裝芯片是消費(fèi)、網(wǎng)絡(luò)、計(jì)算、移動(dòng)和汽車市場(chǎng)上的關(guān)鍵互聯(lián)技術(shù)。晶圓級(jí)封裝有較小的封裝尺寸與較佳電性表現(xiàn)的優(yōu)勢(shì),因?yàn)樗鼈兝孟冗M(jìn)的晶圓凸塊作為與電路板的互連。適用于移動(dòng)設(shè)備、物聯(lián)網(wǎng) (IoT)、可穿戴設(shè)備汽車電子。再鈍化和再分布層,是扇出式晶圓級(jí)技術(shù)的關(guān)鍵支持,包括eWLB、WLCSP、IPD、SiP。

不同材料(Si、GaAs、玻璃等)、不同尺寸(100mm、150mm、200和300毫米)、不同厚度(150μm– 650 μm)的晶圓可用于凸塊工藝。不同金屬材質(zhì)適用于不同芯片的封裝。晶圓凸塊技術(shù)制作過(guò)程復(fù)雜,需要清洗、濺鍍、曝光、顯影、電鍍?nèi)ツz、蝕刻和良品測(cè)試環(huán)節(jié)。

凸塊間距推進(jìn)至10μm以下

電子器件向更輕薄、更微型和更高性能進(jìn)步,促使凸塊尺寸減小,精細(xì)間距愈發(fā)重要。凸塊間距(Bump Pitch)越小,意味著凸點(diǎn)密度增大,封裝集成度越高,難度越來(lái)越大。行業(yè)內(nèi)凸點(diǎn)間距正在朝著20μm推進(jìn),而實(shí)際上巨頭已經(jīng)實(shí)現(xiàn)了小于10μm的凸點(diǎn)間距。如果凸點(diǎn)間距超過(guò) 20μm,在內(nèi)部互聯(lián)的技術(shù)上采用基于 TCB 的微凸塊連接技術(shù)。面向未來(lái),?HCB 銅對(duì)銅連接技術(shù)可以實(shí)現(xiàn)更小的凸點(diǎn)間距(10μm以下)和更高的凸點(diǎn)密度(10000/m㎡),并帶動(dòng)帶寬和功耗雙提升。

倒裝芯片凸點(diǎn)間距?圖源:A. Meixner/Semiconductor Engineering

頭部廠商封裝技術(shù)凸塊對(duì)比(單位:μm) 圖源:IDtechEX 方正證券研究所

先進(jìn)封裝關(guān)鍵技術(shù)指標(biāo)演進(jìn) 圖源:YOLE

三星在3D封裝技術(shù)的代表是X-Cube (TCB)X-Cube (HCB)。X-Cube (TCB)采用了25μm的微凸塊間距和40μm的硅片厚度,而X-Cube (HCB)的微凸塊間距達(dá)到4μm,硅片厚度10μm。三星基于微凸塊的3D IC技術(shù)是為HBM開發(fā)的,并已成功生產(chǎn)了數(shù)千萬(wàn)個(gè)HBM。這是一種經(jīng)過(guò)大規(guī)模生產(chǎn)驗(yàn)證且具有成本效益的 3DIC 技術(shù)。與微凸塊 (TCB) 相比,正在準(zhǔn)備的無(wú)凸塊混合銅接合 (HCB) 通過(guò)消除接頭間隙,提供更高的互連密度和熱性能。

如今三星總投資額達(dá)到 7000-10000億韓元。在新封裝線上大規(guī)模制造HBM,從今年Q4投入量產(chǎn) 8 層、12 層的 HBM3 產(chǎn)品到計(jì)劃在 2024 Q1 推出 12層 HBM3E 的樣品,在 2025年實(shí)現(xiàn) HBM4 的量產(chǎn),進(jìn)一步提升 HBM 的性能和容量。

CoWoS?是搭建 3DFabric 技術(shù)平臺(tái)的三大封裝產(chǎn)品之一,工藝包含了在裸芯(Die)上制備微凸點(diǎn)(ubump),臺(tái)積電在該類技術(shù)上微凸塊最小高度為20um,最小凸塊直徑20um,最小間距可達(dá)34um,單晶粒(3mm*3mm)上的凸塊數(shù)量達(dá)到了3000個(gè)以上。

如今,臺(tái)積電的3D SoIC的凸點(diǎn)間距最小可達(dá)6um,可實(shí)現(xiàn)更佳效能、功耗、尺寸外觀及功能,達(dá)成系統(tǒng)級(jí)整合。與CoWoS及InFo技術(shù)相比,SoIC可提供更高的封裝密度、更小的鍵合間隔,還可以與CoWoS/InFo共用,基于SoIC的CoWoS/InFo封裝將帶來(lái)更小的芯片尺寸,實(shí)現(xiàn)多個(gè)小芯片集成。臺(tái)積電還發(fā)布了 SoIC-P,這是其集成芯片系統(tǒng) (SoIC) 解決方案的微凸塊版本,為 3D 芯片堆疊提供了一種經(jīng)濟(jì)高效的方式。據(jù)業(yè)內(nèi)人士透露,SoIC-P是臺(tái)積電對(duì)英特爾3D Foveros的回應(yīng)。

臺(tái)積電SoIC技術(shù)剛開始發(fā)力,今年12月產(chǎn)能約1900片,明年SoIC產(chǎn)能增幅近60%,2027年月產(chǎn)能提高到今天的3.7倍。在CPU市場(chǎng),AMD是采用臺(tái)積電3D SoIC的主要供應(yīng)商,其優(yōu)質(zhì)AI芯片采用臺(tái)積電的代工服務(wù)及其后端SoIC+CoWoS服務(wù)。蘋果正在秘密研發(fā)最新的3D堆疊技術(shù)SoIC,預(yù)計(jì)將搭載在未來(lái)的MacBook等產(chǎn)品上,將在2025年至2026年問(wèn)世。

Foveros是英特爾3D封裝高密度微縮技術(shù),用于生產(chǎn)下一代處理器包括第14代 Meteor Lake、第15代 Arrow Lake 和第16代 Lunar Lake 系列。EMIB是一種2.5D高密度微縮技術(shù)可以實(shí)現(xiàn)更好的導(dǎo)線密度。從標(biāo)準(zhǔn)封裝到EMIB(嵌入式多管芯互聯(lián)橋接)到Foveros,再到Foveros Omni再到Foveros Direct,凸點(diǎn)間距50-25um突破到10μm以下,功率從0.156 pJ/bit達(dá)到<0.05 pJ/bit,凸點(diǎn)密度從>400-1600/mm2到了>10,000/mm2。英特爾規(guī)劃到 2025 年時(shí),其 3D Foveros 封裝的產(chǎn)能將增加四倍,目前正在馬來(lái)西亞檳城興建最新的封裝廠,強(qiáng)化 2.5D / 3D 封裝布局版圖。

封裝大廠

作為世界領(lǐng)先的集成電路組裝分包商,日月光于1999年就建立了晶圓凸塊業(yè)務(wù)。自2000年生產(chǎn)以來(lái),日月光的倒裝芯片凸塊工藝已被證明是強(qiáng)大和可靠的。在2003年建立了電鍍凸點(diǎn)工藝。電鍍工藝證明了其堅(jiān)固性、可靠性,并提供了生產(chǎn)服務(wù)。

目前,日月光在中國(guó)臺(tái)灣高雄運(yùn)營(yíng)著最先進(jìn)的凸點(diǎn)制作設(shè)備,還開發(fā)出了最先進(jìn)的晶圓凸點(diǎn)制作能力,包括聚酰亞胺再鈍化和RDL以及5納米/4納米銅低K晶圓凸點(diǎn)制作。旗下SPIL為客戶提供200毫米和300毫米晶圓凸塊服務(wù),包括采用共晶、無(wú)鉛和銅柱材料的印刷凸塊、電鍍凸塊和球放置技術(shù)。

圖源:SPIL

結(jié)合其他ASE制造服務(wù),包括基板設(shè)計(jì)、基板制造、晶圓分類、凸點(diǎn)制作、背面研磨、背面標(biāo)記、倒裝芯片組裝和最終測(cè)試,ASE為客戶提供先進(jìn)的倒裝芯片和晶圓級(jí)封裝交鑰匙解決方案。全球主流的集成器件制造商(IDM)和世界頂級(jí)代工已在日月光的電鍍和銅柱凸塊設(shè)施中加工,產(chǎn)量每年保持10%的增長(zhǎng)。

安靠公司是全球半導(dǎo)體封裝和測(cè)試外包服務(wù)業(yè)中最大的獨(dú)立供應(yīng)商之一。晶圓凸塊和芯片級(jí)互連技術(shù)的領(lǐng)導(dǎo)者。為支持倒裝芯片封裝和晶圓級(jí)封裝,Amkor 在其韓國(guó)、中國(guó)臺(tái)灣、葡萄牙和中國(guó)的制造工廠建立了晶圓凸塊生產(chǎn)線。Amkor 的凸塊制程基于其專利電鍍焊料技術(shù),它被視為市場(chǎng)內(nèi)最先進(jìn)、有效、可靠,而且高產(chǎn)的制程。共晶錫/銀、無(wú)鉛(98.2% 錫、1.8%銀)和銅柱凸塊都已實(shí)現(xiàn) 200 mm。其中單列銅柱小間距低至 30um,交錯(cuò)低至 30/60um。

安靠服務(wù)產(chǎn)品包括倒裝芯片和 WLCSP 應(yīng)用的再鈍化以及單層和多層再分布工藝。隨著電鍍凸塊(焊料/CuP 凸塊)和 WLCSP/晶圓級(jí)扇出 ( WLFO ) 的持續(xù)增長(zhǎng),這些設(shè)施提供了規(guī)模經(jīng)濟(jì)。這種技術(shù)與制造能力的結(jié)合在轉(zhuǎn)包制造行業(yè)中是領(lǐng)先的。此外,Amkor 工廠毗鄰主要代工廠,通過(guò)集成工廠物流為客戶縮短上市時(shí)間。

長(zhǎng)電科技在各種晶圓凸塊合金和工藝方面擁有豐富的經(jīng)驗(yàn),包括印刷凸塊、落球和共晶、無(wú)鉛和銅柱合金的電鍍技術(shù)。公司晶圓凸點(diǎn)產(chǎn)品包括 200mm 和 300mm 晶圓尺寸的晶圓凸點(diǎn)和重新分布,以實(shí)現(xiàn)完整的交鑰匙先進(jìn)倒裝芯片和晶圓級(jí)封裝解決方案。2023 年1月,公司XDFOI? Chiplet高密度多維異構(gòu)集成系列工藝已按計(jì)劃進(jìn)入穩(wěn)定量產(chǎn)階段,可以將有機(jī)重布線堆疊中介層厚度控制在50μm以內(nèi),微凸點(diǎn)(μBump)中心距為 40μm,并可集成多顆芯片、高帶寬內(nèi)存(HBM)和無(wú)源器件,實(shí)現(xiàn)最大封裝體面積約為 1500mm2的系統(tǒng)級(jí)封裝。

力成科技在全球積體電路的封裝測(cè)試服務(wù)廠商中居于全球領(lǐng)導(dǎo)地位,在焊錫凸點(diǎn)方面,PTI自2013年開始批量生產(chǎn),擁有實(shí)現(xiàn)凸點(diǎn)間距130~250um和凸點(diǎn)高度70~100um的能力,用于邏輯和存儲(chǔ)器件的可選 PI 層。在銅柱凸塊方面,凸點(diǎn)間距40~130um,最大凸塊高度 85um,用于邏輯和存儲(chǔ)器件的可選 PI 層。PTI自2013年以來(lái)就有生產(chǎn)經(jīng)驗(yàn),包括各種邏輯和存儲(chǔ)器件。RDL解決方案上,銅和銅/鎳/金 RDL,最小線/間距8/8 um,可用結(jié)構(gòu)2P1M ,2P2M & 3P2M。

通富微電?

VisionS 2.5D/3D Chiplet 面向高性能計(jì)算研發(fā)和量產(chǎn)。面向3D堆疊內(nèi)存布局了TSV+micro-bump,面向混合鍵合布局了bump-less,開發(fā)TCB技術(shù)和優(yōu)化治具和工藝參數(shù)將凸點(diǎn)間距推進(jìn)至<40μm;10萬(wàn)個(gè)凸點(diǎn)共面度<15μm,以破解高密度Chiplet封裝技術(shù)難點(diǎn)。在晶圓級(jí)封裝方面,采用銅柱(銅/鎳/SnAg、銅/錫、銅/SnAg),陣列和精細(xì)間距外圍設(shè)備,柱間距降至80μm,焊料凸點(diǎn)間距降至130μm。通富微電晶圓級(jí)封裝比傳統(tǒng)封裝工藝有更多的工藝優(yōu)化,與芯片尺寸有很大的一致性,包含再分布層(RDL)、晶圓凸點(diǎn)、晶圓級(jí)測(cè)試(CP或晶圓分類)、晶圓分割和載帶封裝,能夠支持先進(jìn)封裝解決方案的一站式交鑰匙外包服務(wù)。

圖源:華天科技/CSPT2023

華天科技3D Matrix3D 晶圓級(jí)封裝平臺(tái)開發(fā)的系統(tǒng)集成封裝技術(shù)eSinc 集成Bumping, TBDB, RW和TSV技術(shù),實(shí)現(xiàn)多芯片高密度高可靠性3D異質(zhì)異構(gòu)集成。凸點(diǎn)間距也將推進(jìn)至40μm ,該技術(shù)的目標(biāo)應(yīng)用主要是Al、loT、5G和處理器等眾多領(lǐng)域。目前華天南京布局為高端先進(jìn)封裝,重點(diǎn)開發(fā) BGA、FC類封裝產(chǎn)品;華天江蘇主營(yíng)業(yè)務(wù)為晶圓級(jí)先進(jìn)封裝、2.5D / UHD FO、Bumping/Gold Bump、WLCSP等均具備量產(chǎn)能力。

匯成股份以前段金凸塊制造為核心業(yè)務(wù),國(guó)內(nèi)最早具備金凸塊制造能力,以及最早導(dǎo)入12英寸晶圓金凸塊產(chǎn)線并實(shí)現(xiàn)量產(chǎn)的顯示驅(qū)動(dòng)芯片封測(cè)企業(yè)之一。公司基于領(lǐng)先的凸塊制造(Bumping)及倒裝封裝技術(shù)(FC),公司凸塊制造工藝可實(shí)現(xiàn)金凸塊寬度與間距最小至6μm、單片12吋晶圓上制造900余萬(wàn)金凸塊,主要應(yīng)用于顯示驅(qū)動(dòng)芯片領(lǐng)域。如今,公司再度募資12億擴(kuò)充產(chǎn)能用于12吋先進(jìn)制程新型顯示驅(qū)動(dòng)芯片晶圓金凸塊制造與晶圓測(cè)試擴(kuò)能項(xiàng)目。

同興達(dá)擁有金凸塊全流程封裝測(cè)試項(xiàng)目,10月份啟動(dòng)量產(chǎn)儀式。該項(xiàng)目預(yù)計(jì)總投資30億元,一期項(xiàng)目投資9.8億元,達(dá)產(chǎn)后可實(shí)現(xiàn)每月2萬(wàn)片全流程金凸塊的產(chǎn)能。同時(shí)引入新股東日月新并增資加快推進(jìn)先進(jìn)封測(cè)業(yè)務(wù)拓展。

頎中科技是聚焦凸塊制造與覆晶封裝等先進(jìn)封裝技術(shù)的量產(chǎn)企業(yè)。頎中科技核心技術(shù)是“微細(xì)間距金凸塊高可靠性制造技術(shù),所制造的金凸塊中心距、邊緣間距、凸塊半徑最細(xì)可達(dá)6μm,芯片內(nèi)高度公差最小控制在0.8μm以內(nèi),單顆芯片上可制造出最多4475個(gè)細(xì)微金凸塊。其次,公司具備先進(jìn)的COF封裝工藝,已經(jīng)開發(fā)出“125mm大版面覆晶封裝技術(shù)”,并具備業(yè)內(nèi)最先進(jìn)的28nm制程顯示驅(qū)動(dòng)芯片的封測(cè)量產(chǎn)能力。此外,公司還將凸塊技術(shù)應(yīng)用于電源管理芯片、射頻前端芯片等非顯示類芯片封測(cè)領(lǐng)域。

藍(lán)箭電子逐步開始探究Bumping等項(xiàng)封裝技術(shù)。逐步拓寬覆蓋范圍,拓展和提升數(shù)字電路傳感器等多個(gè)領(lǐng)域封測(cè)能力。公司量產(chǎn)的倒裝芯片最小節(jié)距為60um,最小凸點(diǎn)直徑為80um,單顆芯片凸點(diǎn)膠量為28個(gè);凸點(diǎn)密度為20.46個(gè)/mm2,倒裝芯片厚度為180um,量產(chǎn)倒裝芯片可覆蓋28nm和110μm制程的晶圓。

圖源:中科智芯

中科智芯是專注于8/12寸晶圓凸點(diǎn)制備(WLCSP/Bumping/Gold Bump)、扇出型封裝及晶圓測(cè)試業(yè)務(wù)的專業(yè)封測(cè)代工廠。晶圓凸塊封裝(1P1M, Pillar on Pad w/ PI;2P2M, Pillar on RDL w/ PI)工藝能力上,12吋晶圓銅柱節(jié)距 ≥40um,重布線寬/線距≥5 μm/5 μm,錫-銀凸塊間節(jié)距 ≥150 μm。公司扇出型晶圓級(jí)封裝項(xiàng)目已投產(chǎn)。

甬矽電子通過(guò)實(shí)施 Bumping 項(xiàng)目掌握的 RDL 及凸點(diǎn)加工能力,為公司后續(xù)開展晶圓級(jí)封裝、扇出式封裝及 2.5D/3D 封裝奠定了工藝基礎(chǔ)。公司研發(fā)的Bumping先進(jìn)封裝技術(shù),微凸塊最小高度為20um,最小凸塊直徑20um,最小間距可達(dá)34um,單晶粒(3mm*3mm)上的凸塊數(shù)量達(dá)到了3000個(gè)以上?,F(xiàn)階段公司 Bumping 項(xiàng)目已完成通線,實(shí)現(xiàn)初步量產(chǎn)。

盛合晶微以先進(jìn)的12英寸凸塊和再布線加工起步、向國(guó)內(nèi)外客戶提供優(yōu)質(zhì)的中段硅片制造和測(cè)試服務(wù)。擁有中國(guó)大陸第一條12英寸先進(jìn)節(jié)點(diǎn)中段Bumping加工生產(chǎn)線,微凸塊材Cu/Ni/Cu/SnAg,凸點(diǎn)間距40μm。擁有投資100.9億元的江陰盛合晶微三維多芯片集成封裝項(xiàng)目,項(xiàng)目建成后將形成月產(chǎn)8萬(wàn)片金屬凸塊工藝產(chǎn)品及1.6萬(wàn)片三維多芯片集成封裝產(chǎn)品加工的生產(chǎn)能力。C+輪融資首批簽約3.4億美元,助力二期三維多芯片集成封裝項(xiàng)目發(fā)展。

圖源:盛合晶微

華進(jìn)半導(dǎo)體作為國(guó)家級(jí)封測(cè)/系統(tǒng)集成先導(dǎo)技術(shù)研發(fā)中心,擁有晶圓級(jí)凸點(diǎn)(Bumping)制造工藝能力??蓪?shí)現(xiàn)銅柱間距最小85um,Sn-Ag凸點(diǎn)間距最小150um,材質(zhì)Sn-Ag 或Cu Pillar + Sn Cap??蛇m應(yīng)于硅基光電混合集成,

芯德半導(dǎo)體可提供一站式高端的中道和后道的封裝和測(cè)試服務(wù),在Bumping和FC等先進(jìn)封裝關(guān)鍵領(lǐng)域具有較為突出的工藝優(yōu)勢(shì)和技術(shù)先進(jìn)性。其高密度重布線扇出結(jié)構(gòu)(FOCT-R)使用再布線和凸塊技術(shù),實(shí)現(xiàn)最小2μm的線寬,2um間距的布線。擁有年產(chǎn)先進(jìn)凸塊工藝約350萬(wàn)片半導(dǎo)體先進(jìn)封測(cè)基地項(xiàng)目。

江蘇納沛斯是國(guó)內(nèi)領(lǐng)先的晶圓凸塊封裝測(cè)試高科技企業(yè)。主要提供8英寸Au bump (含COG/COF)、Solder bump/WLCSP、Copper Pillar Bump、RDL、12英寸Copper Pillar Bump等多元化晶圓凸塊(Bump)服務(wù)、及相關(guān)測(cè)試(CP/FT)和后段(Backend)一站式服務(wù)。

圖源:廈門云天

廈門云天半導(dǎo)體擁有全系列晶圓級(jí)系統(tǒng)封裝和精密制造能力??梢蕴峁〣umping服務(wù),采用Cu+SnAg或Cu+Ni+SnAg,數(shù)項(xiàng)關(guān)鍵指標(biāo)向15μm邁進(jìn)。特點(diǎn)是無(wú)需基板可直接SMT在PCB板上,晶圓級(jí)封裝實(shí)現(xiàn)CSP,尺寸小,超薄,高生產(chǎn)效率,高質(zhì)量管控。

除此,國(guó)內(nèi)從事Bumping工藝的還有太極半導(dǎo)體、沛頓科技、上海易卜半導(dǎo)體、上海紀(jì)元微科電子、寧波泰睿思微電子、青島新核芯、立芯精密、禾芯集成、晶旺半導(dǎo)體、佰維存儲(chǔ)、珠海天成先進(jìn)、蘇州科陽(yáng)半導(dǎo)體、蘇州晶方、中微高科、晶度半導(dǎo)體、寧波芯健半導(dǎo)體等,具體技術(shù)和項(xiàng)目進(jìn)展請(qǐng)關(guān)注“未來(lái)半導(dǎo)體”后續(xù)文章。

圖源:太極半導(dǎo)體

推薦器件

更多器件
器件型號(hào) 數(shù)量 器件廠商 器件描述 數(shù)據(jù)手冊(cè) ECAD模型 風(fēng)險(xiǎn)等級(jí) 參考價(jià)格 更多信息
BSS123-7-F 1 Diodes Incorporated Small Signal Field-Effect Transistor, 0.17A I(D), 100V, 1-Element, N-Channel, Silicon, Metal-oxide Semiconductor FET, GREEN, PLASTIC PACKAGE-3

ECAD模型

下載ECAD模型
$0.3 查看
284414-8 1 TE Connectivity 12A, MODULAR TERMINAL BLOCK, 1 ROW, 1 DECK
$8.5 查看
CRCW25120000Z0EG 1 Vishay Intertechnologies Fixed Resistor, Metal Glaze/thick Film, 1W, 0ohm, Surface Mount, 2512, CHIP, HALOGEN FREE AND ROHS COMPLIANT

ECAD模型

下載ECAD模型
$0.43 查看

相關(guān)推薦

電子產(chǎn)業(yè)圖譜