加入星計劃，您可以享受以下權益：

  • 創(chuàng)作內容快速變現(xiàn)
  • 行業(yè)影響力擴散
  • 作品版權保護
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質創(chuàng)作者
  • 5000+ 長期合作伙伴
立即加入

FPGA設計

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點資訊討論

電路方案

查看更多
  • FPGA入門基礎之I2C接口設計（一）
    FPGA入門基礎之I2C接口設計（一）
    本文從I2C協(xié)議的概述開始，描述協(xié)議的歷史、不同速度模式、物理層和數(shù)據(jù)幀結構，最后介紹I2C混合電壓系統(tǒng)中電平兼容性以及上拉電阻大小計算。
  • 如何在ModelSim中添加Xilinx仿真庫
    如何在ModelSim中添加Xilinx仿真庫
    今天給大俠帶來在FPGA設計應用中如何在ModelSim中添加Xilinx仿真庫，話不多說，上貨。
  • 做FPGA，為啥加班這么多？
    做FPGA，為啥加班這么多？
    很多年前我經(jīng)常在想：做FPGA設計，為啥加班這么多，不停地調bug和維護bug，心力交瘁。直到做了IC設計，我才徹底懂了：看完FPGA設計和IC設計上的差別，你也會懂。
  • FPGA 高級設計：時序分析和收斂
    FPGA 高級設計：時序分析和收斂
    今天給大俠帶來FPGA 高級設計：時序分析和收斂，話不多說，上貨。什么是靜態(tài)時序分析？靜態(tài)時序分析就是Static Timing Analysis，簡稱 STA。它可以簡單的定義為：設計者提出一些特定的時序要求（或者說是添加特定的時序約束），套用特定的時序模型，針對特定的電路進行分析。分析的最終結果當然是要求系統(tǒng)時序滿足設計者提出的要求。
  • FPGA設計經(jīng)驗之圖像處理
    FPGA設計經(jīng)驗之圖像處理
    今天和大俠簡單聊一聊基于FPGA的圖像處理，之前也和各位大俠聊過相關的圖像處理，這里面也超鏈接了幾篇，具體如下：圖像邊緣檢測算法體驗步驟（Photoshop，Matlab）算法系列：基于 FPGA 的圖像邊緣檢測系統(tǒng)設計（sobel算法）? ??FPGA設計中 Verilog HDL實現(xiàn)基本的圖像濾波處理仿真? ?需要的可以參考一下，歡迎一起交流學習。話不多說，上貨。