加入星計劃,您可以享受以下權益:

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴散
  • 作品版權保護
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長期合作伙伴
立即加入

虛擬制造

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點資訊討論
  • 線邊緣粗糙度(LER)如何影響先進節(jié)點上半導體的性能
    線邊緣粗糙度(LER)如何影響先進節(jié)點上半導體的性能
    介紹 由后段制程(BEOL)金屬線寄生電阻電容(RC)造成的延遲已成為限制先進節(jié)點芯片性能的主要因素[1]。減小金屬線間距需要更窄的線關鍵尺寸(CD)和線間隔,這會導致更高的金屬線電阻和線間電容。圖1對此進行了示意,模擬了不同后段制程金屬的線電阻和線關鍵尺寸之間的關系。即使沒有線邊緣粗糙度(LER),該圖也顯示電阻會隨著線寬縮小呈指數(shù)級增長[2]。為緩解此問題,需要在更小的節(jié)點上對金屬線關鍵尺寸進
  • 溫故2016︱工業(yè)4.0六大技術關鍵詞,智慧工廠離我們有多遠?
    被稱為第四次工業(yè)革命的工業(yè)4.0戰(zhàn)略于2011年誕生于德國,是德國聯(lián)邦教研部與聯(lián)邦經(jīng)濟技術部在2013年漢諾威工業(yè)博覽會上提出的概念,于2013被德國政府納入國家戰(zhàn)略??梢哉f工業(yè)4.0是對傳統(tǒng)制造的一種挑戰(zhàn),從而達到智能制造。

正在努力加載...