介紹 由后段制程(BEOL)金屬線寄生電阻電容(RC)造成的延遲已成為限制先進(jìn)節(jié)點芯片性能的主要因素[1]。減小金屬線間距需要更窄的線關(guān)鍵尺寸(CD)和線間隔,這會導(dǎo)致更高的金屬線電阻和線間電容。圖1對此進(jìn)行了示意,模擬了不同后段制程金屬的線電阻和線關(guān)鍵尺寸之間的關(guān)系。即使沒有線邊緣粗糙度(LER),該圖也顯示電阻會隨著線寬縮小呈指數(shù)級增長[2]。為緩解此問題,需要在更小的節(jié)點上對金屬線關(guān)鍵尺寸進(jìn)