掃碼關注
電子硬件助手
元器件查詢
掃碼加入人工神經網絡（Artificial Neural Networks，簡寫為ANNs）也簡稱為神經網絡（NNs）或稱作連接模型（Connection Model），它是一種模仿動物神經網絡行為特征，進行分布式并行信息處理的算法數學模型。這種網絡依靠系統(tǒng)的復雜程度，通過調整內部大量節(jié)點之間相互連接的關系，從而達到處理信息的目的。
人工神經網絡（Artificial Neural Networks，簡寫為ANNs）也簡稱為神經網絡（NNs）或稱作連接模型（Connection Model），它是一種模仿動物神經網絡行為特征，進行分布式并行信息處理的算法數學模型。這種網絡依靠系統(tǒng)的復雜程度，通過調整內部大量節(jié)點之間相互連接的關系，從而達到處理信息的目的。收起
查看更多
6課時
基于PYNQ SOC平臺——快速入門神經網絡的建模與硬件加速
1課時
神經網絡加速器與SOC芯片設計（十九）-FPGA上板演示，Roofline模型與能效評估
1課時
神經網絡加速器與SOC芯片設計（十八）
1課時
乘加器優(yōu)化與卷積運算電路的架構設計——神經網絡加速器與SOC芯片設計（十六）
1課時
卷積運算的循環(huán)順序修改與乘加器陣列映射——神經網絡加速器與SOC芯片設計（十五）
1課時
定點數運算與權重在內存中的排布方式——神經網絡加速器與SOC芯片設計（十四）
1課時
通用池化運算單元架構設計與工程實現——神經網絡加速器與SOC芯片設計（十三）
1課時
特征的內存映射方式、通用池化運算單元的功能需求與架構設計
1課時
加速器中的訪存模塊與內部總線的原理（下）——神經網絡加速器與SOC芯片設計（十一）
1課時
加速器中的訪存模塊與內部總線原理（上）——神經網絡加速器與SOC芯片設計（十）
1課時
DMA的工作原理與基于AXI-HP總線的DMA模塊設計——神經網絡加速器與SOC芯片設計（九）
1課時
AXI4-HP總線（二）——神經網絡加速器與SOC芯片設計（八）
1課時
RS485協(xié)議與基于FIFO收發(fā)的數據通路設計——神經網絡加速器與SOC芯片設計（七）
1課時
AXI-lite協(xié)議細講、寄存器訪問的通路設計與GPIO——神經網絡加速器與SOC芯片設計（六）
1課時
上板實驗、AXI-lite從設備與波形抓取、搭建仿真環(huán)境——神經網絡加速器與SOC芯片設計（五）
1課時
AXI4-lite協(xié)議解讀，IP封裝與總線掛載——神經網絡加速器與SOC芯片設計（四）
1課時
由SRAM到DRAM——神經網絡加速器與SOC芯片設計（三）
1課時
雙端口RAM時序、利用雙端口RAM的模塊設計——神經網絡加速器與SOC芯片設計（二）
1課時
神經網絡加速器與SOC芯片設計（十七）
6課時
如何用FPGA快速搭建用于AI的神經網絡
? 2010 - 2024 蘇州靈動幀格網絡科技有限公司 版權所有
ICP經營許可證 蘇B2-20140176 | 蘇ICP備14012660號-6 | 蘇公網安備 32059002001874號
掃碼關注
掃碼加入
電子硬件助手
元器件查詢
