幾乎所有的 PCB 設(shè)計(jì)在其第一次創(chuàng)建時(shí)都會(huì)存在某種電氣性能缺陷。發(fā)現(xiàn)和量化這些設(shè)計(jì)缺陷的嚴(yán)重性依然是設(shè)計(jì)團(tuán)隊(duì)面臨的一大挑戰(zhàn)。即使信號(hào)和電源完整性仿真現(xiàn)已廣泛采用，準(zhǔn)備仿真（即決定仿真哪些網(wǎng)絡(luò)和收集所有的器件模型）也是不小的工作量。EMI 仿真可能需要幾個(gè)小時(shí)才能得到結(jié)果，并且他們不會(huì)告訴您根本原因。

   本文提出了一種更好的方式來管理電氣 Sign off (ESO) 過程，可幫助實(shí)現(xiàn)電氣性能一次設(shè)計(jì)成功的 PCB 設(shè)計(jì)。這里所描述的 ESO 設(shè)計(jì)實(shí)踐是使用 Mentor Graphics 公司的 HyperLynx 工具套件實(shí)現(xiàn)的。