有關(guān) High-Level Synthesis (HLS) 的 NVIDIA 案例分析
[摘要]

通過采用應(yīng)用Mentor Graphics Catapult®的C++ High-Level Synthesis (HLS)流程,NVIDIA®能夠?qū)⒋a簡化5倍,將回歸測試所需的CPU數(shù)量減少1000倍,并且運(yùn)行多達(dá)1000倍的更多測試,從而為他們的設(shè)計(jì)獲得更高的功能覆蓋率。HLS將設(shè)計(jì)時間縮短了 50%,將包括驗(yàn)證在內(nèi)的總體開發(fā)時間縮短了40%,從而彌補(bǔ)了設(shè)計(jì)復(fù)雜度與設(shè)計(jì)能力之間的差距。本白皮書將討論NVIDIA在不斷發(fā)展的視頻、相機(jī)和顯示器標(biāo)準(zhǔn)領(lǐng)域所面臨的挑戰(zhàn),以及HLS/C層次流程何以能夠助其在此背景下取得成功。

資源類型:pdf
資源大?。?/span>1.08MB
所屬分類:技術(shù)方案
Siemens Digital Industries Software簡介
西門子數(shù)字化工業(yè)軟件致力于推動數(shù)字化企業(yè)轉(zhuǎn)型,實(shí)現(xiàn)滿足未來需求的工程、制造和電子設(shè)計(jì)。西門子的Xcelerator 解決方案組合可幫助各類規(guī)模的企業(yè)創(chuàng)建并充分利用數(shù)字雙胞胎,為機(jī)構(gòu)帶來全新的洞察、機(jī)遇和自動化水平,促進(jìn)創(chuàng)新。

欲了解有關(guān)西門子數(shù)字化工業(yè)軟件的更多詳情,敬請?jiān)L問:

https://www.plm.automation.siemens.com/global/zh/industries/electronics-semiconductors/