電源噪聲和時(shí)鐘抖動(dòng)對(duì)高速DAC相位噪聲的影響的分析及管理
[摘要]

在所有器件特性中,噪聲可能是一個(gè)特別具有挑戰(zhàn)性、難以掌握的設(shè)計(jì)課題。這些挑戰(zhàn)常常導(dǎo)致一些道聽途說的設(shè)計(jì)規(guī)則,并且開發(fā)中要反復(fù)試錯(cuò)。本文將解決相位噪聲問題,目標(biāo)是通過量化分析來闡明如何圍繞高速數(shù)模轉(zhuǎn)換器中的相位噪聲貢獻(xiàn)進(jìn)行設(shè)計(jì)。本文旨在獲得一種"一次成功"的設(shè)計(jì)方法,即設(shè)計(jì)不多不少,剛好滿足相位噪聲要求。

資源類型:pdf
資源大?。?/span>1.14MB
所屬分類: