ACE

• 如何在Python或MATLAB環(huán)境中使用ACE快速評(píng)估數(shù)據(jù)轉(zhuǎn)換器

  摘要 評(píng)估板(EVB)及其配套軟件具有即插即用功能，可輕松評(píng)估ADI產(chǎn)品的性能。其圖形用戶界面(GUI)提供了直觀的方式，可進(jìn)行手動(dòng)配置并與該設(shè)備通信。但是，在更復(fù)雜的產(chǎn)品中，如果不能自動(dòng)處理這些重復(fù)性任務(wù)，那么在評(píng)估所有可用功能的同時(shí)，掃描產(chǎn)品的所有附加功能可能會(huì)變得非常耗時(shí)。 文中說明了如何記錄宏，以及如何無需開發(fā)復(fù)雜的軟件控制器代碼，也能在Python?和MATLAB?環(huán)境中使用宏來自動(dòng)處理

  與非網(wǎng)編輯

  1946

  2023/02/14

  轉(zhuǎn)換器 ADI
• 低功耗精密信號(hào)鏈應(yīng)用最重要的時(shí)序因素有哪些？（上篇）

  文中分析了模擬前端時(shí)序、ADC時(shí)序和數(shù)字接口時(shí)序，并給出了分析控制評(píng)估(ACE)時(shí)序工具的示例，這些工具旨在幫助系統(tǒng)設(shè)計(jì)人員和軟件工程師可視化對(duì)測(cè)量時(shí)序的影響或設(shè)置。

  與非網(wǎng)編輯

  1197

  2022/10/28

  寄存器 SAR ADC
• 低功耗精密信號(hào)鏈應(yīng)用最重要的時(shí)序因素有哪些？（下篇）

  本文將介紹低功耗系統(tǒng)在降低功耗的同時(shí)保持精度所涉及的時(shí)序因素和解決方案，以滿足測(cè)量和監(jiān)控應(yīng)用的要求。文中將說明當(dāng)所選ADC是逐次逼近寄存器(SAR) ADC時(shí)的時(shí)序影響因素。Σ-Δ架構(gòu)的時(shí)序考慮因素有所不同。

  與非網(wǎng)編輯

  756

  2022/10/28

  ADI SAR ADC
• 先進(jìn)FPGA開發(fā)工具中的時(shí)序分析

  對(duì)于現(xiàn)今的FPGA芯片供應(yīng)商，在提供高性能和高集成度獨(dú)立FPGA芯片和半導(dǎo)體知識(shí)產(chǎn)權(quán)（IP）產(chǎn)品的同時(shí)，還需要提供性能卓越且便捷易用的開發(fā)工具。

  與非網(wǎng)編輯

  1382

  2022/06/24

  FPGA ASIC

正在努力加載...