ARM存儲(chǔ)器之：協(xié)處理器CP15

?

ARM存儲(chǔ)系統(tǒng)有非常靈活的體系結(jié)構(gòu)，可以適應(yīng)不同的嵌入式應(yīng)用系統(tǒng)的需要。ARM存儲(chǔ)器系統(tǒng)可以使用簡(jiǎn)單的平板式地址映射機(jī)制（就像一些簡(jiǎn)單的單片機(jī)一樣，地址空間的分配方式是固定的，系統(tǒng)中各部分都使用物理地址），也可以使用其他技術(shù)提供功能更為強(qiáng)大的存儲(chǔ)系統(tǒng)。比如：

·??系統(tǒng)可能提供多種類型的存儲(chǔ)器件，如FLASH、ROM、SRAM等；

·??Caches技術(shù)；

·??寫緩存技術(shù)（write?buffers）；

·??虛擬內(nèi)存和I/O地址映射技術(shù)。

大多數(shù)的系統(tǒng)通過(guò)下面的方法之一實(shí)現(xiàn)對(duì)復(fù)雜存儲(chǔ)系統(tǒng)的管理。

·??使能Cache，縮小處理器和存儲(chǔ)系統(tǒng)速度差別，從而提高系統(tǒng)的整體性能。

·??使用內(nèi)存映射技術(shù)實(shí)現(xiàn)虛擬空間到物理空間的映射。這種映射機(jī)制對(duì)嵌入式系統(tǒng)非常重要。通常嵌入式系統(tǒng)程序存放在ROM/FLASH中，這樣系統(tǒng)斷電后程序能夠得到保存。但是通常ROM/FLASH與SDRAM相比，速度慢很多，而且基于ARM的嵌入式系統(tǒng)中通常把異常中斷向量表放在RAM中。利用內(nèi)存映射機(jī)制可以滿足這種需要。在系統(tǒng)加電時(shí)，將ROM/FLASH映射為地址0，這樣可以進(jìn)行一些初始化處理；當(dāng)這些初始化處理完成后將SDRAM映射為地址0，并把系統(tǒng)程序加載到SDRAM中運(yùn)行，這樣很好地滿足嵌入式系統(tǒng)的需要。

·??引入存儲(chǔ)保護(hù)機(jī)制，增強(qiáng)系統(tǒng)的安全性。

·??引入一些機(jī)制保證將I/O操作映射成內(nèi)存操作后，各種I/O操作能夠得到正確的結(jié)果。在簡(jiǎn)單存儲(chǔ)系統(tǒng)中，不存在這樣問(wèn)題。而當(dāng)系統(tǒng)引入了Cache和write?buffer后，就需要一些特別的措施。

在ARM系統(tǒng)中，要實(shí)現(xiàn)對(duì)存儲(chǔ)系統(tǒng)的管理通常是使用協(xié)處理器CP15，它通常也被稱為系統(tǒng)控制協(xié)處理器（System?Control?Coprocessor）。

ARM的存儲(chǔ)器系統(tǒng)是由多級(jí)構(gòu)成的，每級(jí)都有特定的容量和速度。

圖15.1顯示了存儲(chǔ)器的層次結(jié)構(gòu)。

①?寄存器。處理器寄存器組可看作是存儲(chǔ)器層次的頂層。這些寄存器被集成在處理器內(nèi)核中，在系統(tǒng)中提供最快的存儲(chǔ)器訪問(wèn)。典型的ARM處理器有多個(gè)32位寄存器，其訪問(wèn)時(shí)間為ns量級(jí)。

圖15.1??存儲(chǔ)器的層次結(jié)構(gòu)

②?緊耦合存儲(chǔ)器TCM。為彌補(bǔ)Cache訪問(wèn)的不確定性增加的存儲(chǔ)器。TCM是一種快速SDRAM，它緊挨內(nèi)核，并且保證取指和數(shù)據(jù)操作的時(shí)鐘周期數(shù)，這一點(diǎn)對(duì)一些要求確定行為的實(shí)時(shí)算法是很重要的。TCM位于存儲(chǔ)器地址映射中，可作為快速存儲(chǔ)器來(lái)訪問(wèn)。

③?片上Cache存儲(chǔ)器的容量在8KB～32KB之間，訪問(wèn)時(shí)間大約為10ns。

④?高性能的ARM結(jié)構(gòu)中，可能存在第二級(jí)片外Cache，容量為幾百KB，訪問(wèn)時(shí)間為幾十ns。

⑤?DRAM。主存儲(chǔ)器可能是幾MB到幾十MB的動(dòng)態(tài)存儲(chǔ)器，訪問(wèn)時(shí)間大約為100ns。

⑥?后援存儲(chǔ)器，通常是硬盤，可能從幾百M(fèi)B到幾個(gè)GB，訪問(wèn)時(shí)間為幾十ms。

15.1??協(xié)處理器CP15

ARM處理器支持16個(gè)協(xié)處理器。在程序執(zhí)行過(guò)程中，每個(gè)協(xié)處理器忽略屬于ARM處理器和其他協(xié)處理器的指令。當(dāng)一個(gè)協(xié)處理器硬件不能執(zhí)行屬于它的協(xié)處理器指令時(shí)，將產(chǎn)生一個(gè)未定義指令異常中斷，在該異常中斷處理程序中，可以通過(guò)軟件模擬該硬件操作。比如，如果系統(tǒng)不包含向量浮點(diǎn)運(yùn)算器，則可以選擇浮點(diǎn)運(yùn)算軟件模擬包來(lái)支持向量浮點(diǎn)運(yùn)算。

CP15，即通常所說(shuō)的系統(tǒng)控制協(xié)處理器（System?Control?Coprocesssor）。它負(fù)責(zé)完成大部分的存儲(chǔ)系統(tǒng)管理。除了CP15外，在具體的各種存儲(chǔ)管理機(jī)制中可能還會(huì)用到其他的一些技術(shù)，如在MMU中除CP15外，還使用了頁(yè)表技術(shù)等。

在一些沒(méi)有標(biāo)準(zhǔn)存儲(chǔ)管理的系統(tǒng)中，CP15是不存在的。在這種情況下，針對(duì)協(xié)處理器CP15的操作指令將被視為未定義指令，指令的執(zhí)行結(jié)果不可預(yù)知。

CP15包含16個(gè)32位寄存器，其編號(hào)為0～15。實(shí)際上對(duì)于某些編號(hào)的寄存器可能對(duì)應(yīng)多個(gè)物理寄存器，在指令中指定特定的標(biāo)志位來(lái)區(qū)分這些物理寄存器。這種機(jī)制有些類似于ARM中的寄存器，當(dāng)處于不同的處理器模式時(shí)，某些相同編號(hào)的寄存器對(duì)應(yīng)于不同的物理寄存器。

CP15中的寄存器可能是只讀的，也可能是只寫的，還有一些是可讀可寫的。在對(duì)協(xié)處理器寄存器進(jìn)行操作時(shí)，需要注意以下幾個(gè)問(wèn)題。

·??寄存器的訪問(wèn)類型（只讀/只寫/可讀可寫）。

·??不同的訪問(wèn)引發(fā)的不同功能。

·??相同編號(hào)的寄存器是否對(duì)應(yīng)不同的物理寄存器。

·??寄存器的具體作用。

?

15.1.1??CP15寄存器訪問(wèn)指令

通常對(duì)協(xié)處理器CP15的訪問(wèn)使用以下兩種指令。

MCR：將ARM寄存器的值寫入CP15寄存器中；

MRC：將CP15寄存器的值寫入ARM寄存器中。

指令MCR和MRC指令訪問(wèn)CP15寄存器使用通用語(yǔ)法。

語(yǔ)法格式為：

MCR{<cond>}??p15，<opcode1=0>，<Rd>，<CRn>，<CRm>{，<opcode2>}

MRC{<cond>}??p15，<opcode1=0>，<Rd>，<CRn>，<CRm>{，<opcode2>}

其中：

<cond>為指令的執(zhí)行條件。當(dāng)<cond>條件域?yàn)榭諘r(shí)，指令無(wú)條件執(zhí)行；

<opcode1>在標(biāo)準(zhǔn)的MRC指令中，為協(xié)處理器的<opcode1>，即操作數(shù)1。對(duì)于CP15來(lái)說(shuō)，此操作數(shù)恒為0，即0b000。當(dāng)針對(duì)CP15的MRC指令中<opcode1>不為0時(shí)，指令的操作結(jié)果不可預(yù)知；

<Rd>為ARM寄存器，在ARM和協(xié)處理器交換數(shù)據(jù)時(shí)使用。在MRC指令中作為目的寄存器，在MCR中作為源寄存器。

<CRn>是CP15協(xié)處理器指令中用到的主要寄存器。在MRC指令中為源寄存器，在MCR中為目的寄存器。CP15協(xié)處理器的寄存器c0、c1、…、c15均可出現(xiàn)在這里。

<CRm>是附加的協(xié)處理器寄存器，用于區(qū)分同一個(gè)編號(hào)的不同物理寄存器和訪問(wèn)類型。當(dāng)指令中不需要提供附加信息時(shí)，將<CRm>指定為C0，否則指令的操作結(jié)果不可預(yù)知。

<opcode2>提供附加信息，用于區(qū)分同一個(gè)編號(hào)的不同物理寄存器，當(dāng)指令中沒(méi)有指定附加信息時(shí)，省略<opcode2>或者將其指定為0，否則指令的操作結(jié)果不可預(yù)知。

MCR和MRC指令只能操作在特權(quán)模式下，如果處理器運(yùn)行在用戶模式，指令的執(zhí)行結(jié)果不可預(yù)知。

例15.1給出了一個(gè)典型的利用SWI進(jìn)行模式切換的例子。

【例15.1】

典型的在SWI中進(jìn)行模式切換的例子。利用此例，調(diào)用SWI?0來(lái)完成系統(tǒng)模式切換。

EHT_SWI

LDR?????sp,=EHT_Exception_Stack ;更新SWI堆棧指針

ADD?????sp,sp,#EXCEPTION_SIZE ;得到棧頂指針

STMDB???sp!,{r0-r2,lr} ;保存程序中用到的寄存器

MRS?????r0,SPSR ;得到SPSR

STMDB???sp!,{r0} ;保持SPSR

LDR?????r0,[lr,#-4] ;計(jì)算SWI指令地址

BIC?????r0,r0,#0xFF000000 ;提取中斷向量號(hào)

CMP?????r0,#MAX_SWI ;檢測(cè)中斷向量范圍

LDRLS???pc,[pc,r0,LSL?#2] ;如果在范圍內(nèi)，跳轉(zhuǎn)到軟中斷向量表

B???????EHT_SWI_Exit ;為定義的SWI指令出口

EHT_Jump_Table

DCD?????EHT_SU_Switch

DCD?????EHT_Disable_Interrupts

；*********************************************************************************

；用戶可在此添加更多的自定義軟中斷，在此SWI0作為系統(tǒng)保留的軟中斷，調(diào)用例程EHT_SU_Switch，來(lái)進(jìn)行模式切換

；*********************************************************************************

EHT_SU_Switch

?????????MMU_DISABLE ;轉(zhuǎn)換前禁用MMU

LDMIA???sp!,{r0} ;從堆棧中取出SPSR

BIC?????r0,r0,#MODE_MASK ;清除模式位

ORR?????r0,r0,#SYS_MODE ;設(shè)置程序狀態(tài)字的supper模式位

STMDB???sp!,{r0} ;從新將SPSR放入堆棧

B???????EHT_SWI_Exit

EHT_Disable_Interrupts

LDMIA???sp!,{r0} ;從堆棧中讀出SPSR

ORR?????r0,r0,#LOCKOUT ;禁止中斷

STMDB???sp!,{r0} ;存儲(chǔ)SPSR到中斷

;????B???????EHT_SWI_Exit

EHT_SWI_Exit

LDMIA???sp!,{r0} ;從堆棧中讀出SPSR

MSR?????SPSR_cf,r0 ;將SPSR放入SPSR_cf

LDMIA???sp!,{r0-r2,pc}^ ;寄存器出棧并返回

END

?

15.1.2??CP15中的寄存器

表15.1給出了CP15主要寄存器的功能和作用。

表15.1 CP15寄存器

續(xù)表

?

15.1.3??寄存器c0

寄存器c0包含的是ARM本身或芯片生產(chǎn)廠商的一些標(biāo)識(shí)信息。當(dāng)使用MRC指令讀c0寄存器時(shí)，根據(jù)第二個(gè)操作碼opcode2的不同，讀出的標(biāo)識(shí)符也是不同的。操作碼與標(biāo)識(shí)符的對(duì)應(yīng)關(guān)系如表15.2所示。寄存器c0是只讀寄存器，當(dāng)用MCR指令對(duì)其進(jìn)行寫操作時(shí)，指令的執(zhí)行結(jié)果不可預(yù)知。

表15.2 操作碼和標(biāo)識(shí)符的對(duì)應(yīng)關(guān)系

在操作碼opcode2的取值中，主標(biāo)識(shí)符（opcode2=0）是強(qiáng)制定義的，其他標(biāo)識(shí)符由芯片的生產(chǎn)廠商定義。如果操作碼opcode2指定的值未定義，指令將返回主標(biāo)識(shí)符。其他標(biāo)識(shí)符的值應(yīng)與主標(biāo)識(shí)符的值不同，可以由軟件編程來(lái)實(shí)現(xiàn)，同時(shí)讀取主標(biāo)識(shí)符和其他標(biāo)識(shí)符，并將兩者的值進(jìn)行比較。如果兩個(gè)標(biāo)識(shí)符值相同，說(shuō)明未定義該標(biāo)識(shí)符；如果兩個(gè)標(biāo)識(shí)符值不同，說(shuō)明定義了該標(biāo)識(shí)符，并且得到該標(biāo)識(shí)符的值。

（1）主標(biāo)識(shí)符寄存器

當(dāng)協(xié)處理器指令對(duì)CP15進(jìn)行操作，并且操作碼opcode=2時(shí)，處理器的主標(biāo)識(shí)符將被讀出。從主標(biāo)識(shí)符中，可以確定ARM體系結(jié)構(gòu)的版本型號(hào)。同時(shí)也可以參考由芯片生產(chǎn)廠商定義的其他標(biāo)識(shí)符，來(lái)獲得更詳細(xì)的信息。

在主標(biāo)識(shí)信息中，bit[15：12]區(qū)分了不同的處理器版本：

·??如果bit[15:12]為0x0，說(shuō)明處理器是ARM7之前的處理器；

·??如果bit[15:12]為0x7，說(shuō)明處理器為ARM7處理器；

·??如果bit[15:12]為其他值，說(shuō)明處理器為ARM7之后的處理器。

對(duì)于ARM7之后的處理器，其標(biāo)識(shí)符的編碼格式如圖15.2所示。

其中各部分的編碼含義說(shuō)明如下。

bit[3:0]：包含生產(chǎn)廠商定義的處理器版本型號(hào)。

bit[15:4]：生產(chǎn)廠商定義的產(chǎn)品主編號(hào)，可能的取值為0x0～0x7。

bit[19:16]：ARM體系的版本號(hào)，可能的取值如表15.3（其他值由ARM公司保留將來(lái)使用）所示。

圖15.2??ARM7之后處理器標(biāo)識(shí)符編碼

表15.3 bit[19:16]與ARM版本號(hào)

?

bit[23:20]：生產(chǎn)廠商定義的產(chǎn)品子編號(hào)。當(dāng)產(chǎn)品主編號(hào)相同時(shí)，使用子編號(hào)區(qū)分不同的產(chǎn)品子類，如產(chǎn)品中不同的cache的大小。

bit[31:24]：生產(chǎn)廠商的編號(hào)現(xiàn)已定義的如表15.4所示。其他的值A(chǔ)RM公司保留將來(lái)使用。

表15.4 bit[31:24]值與ARM生產(chǎn)廠商

對(duì)于ARM7系統(tǒng)的處理器，其主標(biāo)識(shí)符的編碼如圖15.3所示。

圖15.3??ARM7處理器標(biāo)識(shí)符編碼

其中各部分的含義說(shuō)明如下。

bit[3:0]：包含生產(chǎn)廠商定義的處理器版本型號(hào)。

bit[15:4]：生產(chǎn)廠商定義的產(chǎn)品主編號(hào)，其最高4位的值為0x7。

bit[22:16]：生產(chǎn)商定義的產(chǎn)品子編號(hào)。當(dāng)產(chǎn)品的主編號(hào)相同時(shí)，使用子編號(hào)區(qū)分不同的產(chǎn)品子類，如產(chǎn)品中不同的產(chǎn)品子類、不同產(chǎn)品中高速緩存的大小。

bit[23]：ARM7處理器支持下面兩種ARM體系的版本號(hào)。0x0代表ARM體系版本3；0x1代表ARM體系版本4T。

bit[31:24]：生產(chǎn)廠商的編號(hào)已定義的如表15.5所示，其他的值A(chǔ)RM公司保留將來(lái)使用。

表15.5 bit[31:24]值與ARM生產(chǎn)廠商

對(duì)于ARM7系統(tǒng)的處理器，其主標(biāo)識(shí)符的編碼如圖15.4所示。

圖15.4??ARM7之前處理器標(biāo)識(shí)符編碼

其中各部分的含義說(shuō)明如下。

bit[3:0]：包含生產(chǎn)廠商定義的處理器版本型號(hào)。

bit[31:4]：處理器標(biāo)識(shí)符及其含義如表15.6所示。

表15.6 ARM之后處理器標(biāo)識(shí)符與含義

?

（2）Cache類型標(biāo)識(shí)符寄存器

如前所述，對(duì)于指令MRC來(lái)說(shuō)，當(dāng)協(xié)處理器寄存器為r0，而第二操作數(shù)opcode2為0b001時(shí)，指令讀取值為Cache類型，即可以用下面的指令將處理器的Cache類型標(biāo)識(shí)符寄存器的內(nèi)容讀取到寄存器r0中。

MRC??P15，0，r0，c0，c0，1

Cache類型標(biāo)識(shí)符定義了關(guān)于Cache的信息，具體內(nèi)容如下所述。

·??系統(tǒng)中的數(shù)據(jù)Cache和指令Cache是分開(kāi)的還是統(tǒng)一的。

·??Cache的容量、塊大小以及相聯(lián)特性。

·??Cache類型是直（write-through）寫還是回寫（write-back）。

·??對(duì)于回寫（write-back）類型的Cache如何有效清除Cache內(nèi)容。

·??Cache是否支持內(nèi)容鎖定。

Cache類型標(biāo)識(shí)符寄存器各控制字段的含義編碼格式如圖15.5所示。

圖15.5??Cache屬性寄存器標(biāo)識(shí)符編碼格式

其中各控制字段的含義說(shuō)明如下。

屬性字段（ctype）：指定沒(méi)有在S位、數(shù)據(jù)Cache相關(guān)屬性位、指令Cache相關(guān)屬性類中指定的屬性，其具體編碼參見(jiàn)表15.7。

表15.7 Cache類型標(biāo)識(shí)符寄存器屬性字段含義

S位：定義系統(tǒng)中的數(shù)據(jù)Cache和指令Cache是分開(kāi)的還是統(tǒng)一的。如果S=0，說(shuō)明指令Cache和數(shù)據(jù)Cache是統(tǒng)一的，如果S=1，則說(shuō)明數(shù)據(jù)Cache和指令Cache是分離的。

數(shù)據(jù)Cache相關(guān)屬性：定義了數(shù)據(jù)Cache容量、行大小和相聯(lián)（associativity）特性（如果S≠0）。

指令Cache相關(guān)屬性：定義了指令Cache容量、行大小和相聯(lián)（associativity）特性（如果S≠0）。

數(shù)據(jù)Cache相關(guān)屬性和指令Cache相關(guān)屬性分別占用控制字段[23:12]和[11:0]，它們的結(jié)構(gòu)相同，圖15.6以指令Cache為例，顯示了編碼結(jié)構(gòu)。

圖15.6??指令Cache編碼結(jié)構(gòu)

其中，各部分的含義說(shuō)明如下。

bit[11:9]：保留用于將來(lái)使用。

bit[8:6]：定義Cache的容量，其編碼格式及含義如表15.8所示。

表15.8 類型標(biāo)識(shí)符寄存器控制字段bit[8:6]含義

續(xù)表

?

bit[1:0]：定義Cache的塊大小，其編碼格式及含義如表15.9所示。

表15.9 類型標(biāo)識(shí)符寄存器控制字段bit[1:0]含義

bit[5:3]：定義了Cache的相聯(lián)屬性，其編碼格式及含義如表15.10所示。

表15.10 類型標(biāo)識(shí)符寄存器控制字段bit[5:3]含義

?

15.1.4??寄存器c1

CP15中的寄存器c1包括以下控制功能：

·??禁止/使能MMU以及其他與存儲(chǔ)系統(tǒng)有關(guān)的功能；

·??配置存儲(chǔ)系統(tǒng)以及ARM處理器中相關(guān)的工作。

當(dāng)對(duì)寄存器c1進(jìn)行讀操作時(shí)，指令中CRm和opcode2的值將被處理器忽略，所以要人工將其置位為0。

例15.2用MRC/MCR指令將協(xié)處理器寄存器c1的值進(jìn)行讀取和寫入。

【例15.2】

MRC??P15，0，r0，c1，0，0???;將寄存器c1的值讀取到ARM寄存器r0中

MCR??P15，0，r0，c1，0，0???;將ARM寄存器r0的值寫入寄存器c1

圖15.7顯示了寄存器c1的編碼格式。

圖15.7??寄存器c1編碼格式

寄存器c1各控制字段的含義如表15.11所示。

表15.11 寄存器c1中各控制位字段的含義

續(xù)表