本應(yīng)用筆記描述了在RHFLVDS32A的接收器輸出端可用之前需要等待的延遲時(shí)間。為了解釋這個(gè)示例,圖1顯示了一個(gè)完整的數(shù)據(jù)鏈傳輸示意圖,其中RHFLVDS31A和RHFLVDS32A設(shè)備以冷備模式實(shí)現(xiàn)。
- 大部分TL長(zhǎng)度都是平衡的,包括RHFLVDS31A_2和RHFLVDS32A_2數(shù)據(jù)鏈路(TL2和TL3)以及測(cè)量工具(TL4、TL5和TL6)。
- TL6的長(zhǎng)度模擬了由設(shè)置引入的全局延遲的復(fù)制(用于補(bǔ)償TL4的長(zhǎng)度)。
- SRC1是一個(gè)連續(xù)的高速數(shù)據(jù)源。
- SRC2執(zhí)行對(duì)RHFLVDS32A_2和RHFLVDS32A_1接收器的使能控制。
- 只有G應(yīng)被視為RHFLVDS32A_1的活動(dòng)控制線。
注:以上信息僅用于解釋設(shè)備的示例,并不能被視為對(duì)RHFLVDS32A特定功能、條件或質(zhì)量的描述或保證。