Wareleo基于Cadence的STM32F103項(xiàng)目實(shí)戰(zhàn)視頻（8.76GB）

俗話說得好，高手們都是用大量的PCB設(shè)計(jì)“堆”出來的；另一方面更需要有“武功秘籍”。 在PCB設(shè)計(jì)領(lǐng)域，真正的高手能夠?qū)CB設(shè)計(jì)做成一件藝術(shù)品。那么高手們是如何鍛煉而成的呢？一方面需要自己的勤奮實(shí)踐，本課程由長期在業(yè)界著名設(shè)計(jì)公司從事第一線的高速電路設(shè)計(jì)開發(fā)工程師Wareleo（李增）講解。

課程中有大量的高速電路設(shè)計(jì)技巧、方法和思路，可以讓小白少走彎路，短時(shí)的設(shè)計(jì)水平突飛猛進(jìn)，讓熟手的技巧設(shè)計(jì)水平更上一籌。以實(shí)際的高速PCB設(shè)計(jì)為主線，對(duì)Cadence中的各功能模塊進(jìn)行了詳細(xì)講解，手把手教會(huì)如何進(jìn)行高速內(nèi)存DDR內(nèi)存PCB的布局布線全過程， 結(jié)合實(shí)際工作中的案例，并加以輔助分析。

課程簡介：

1. 采用一個(gè)STM32F103的4層電路板設(shè)計(jì)案例來講解了在Cadence平臺(tái)下的原理圖設(shè)計(jì)和PCB設(shè)計(jì)的實(shí)現(xiàn)方法和系列操作。

2. 其中穿插講述了OrCAD原理圖工具的使用方法和STM32F103硬件設(shè)計(jì)外圍電路配置方法，芯片的使用等內(nèi)容。力增用一個(gè)從無到有的設(shè)計(jì)方式，從原理圖的設(shè)計(jì)構(gòu)思開始，從原理圖設(shè)計(jì)到錯(cuò)誤檢查，網(wǎng)絡(luò)表生產(chǎn)，封裝庫制作，同步進(jìn)入PCB，布局，規(guī)則，布線，文件輸出的操作全流程。

3. 幫助大家能快速切換到Cadence的設(shè)計(jì)平臺(tái)上，活學(xué)活用好Cadence系列工具技巧技能，快速應(yīng)用到項(xiàng)目中去。

4. 本套視頻教程，提供技術(shù)支持，后續(xù)更多視頻等的獲取請(qǐng)加入QQ：2992915029，歡迎大家添加進(jìn)行技術(shù)交流討論交流等。

課程目錄：（本課程一共11節(jié)，請(qǐng)至課程目錄處觀看視頻）

1. OrCAD原理圖工具的使用

2. 使用OrCAD進(jìn)行STM32F103硬件原理圖設(shè)計(jì)

3. 使用OrCAD進(jìn)行STM32F103硬件原理圖封裝設(shè)計(jì)和手冊(cè)閱讀

4. 使用OrCAD進(jìn)行STM32F103硬件原理圖錯(cuò)誤檢查&BOM生成&網(wǎng)絡(luò)表輸出

5. Package Designer封裝庫制作和封裝關(guān)聯(lián)同步輸出網(wǎng)絡(luò)表

6. Allegro平臺(tái)下網(wǎng)絡(luò)表同步和常見的網(wǎng)絡(luò)表錯(cuò)誤排錯(cuò)檢查與修改

7. 從OrCAD同步到Allegro平臺(tái)存在封裝錯(cuò)誤的解決辦法

8. Allegro平臺(tái)下PCB設(shè)計(jì)的布局思路和同步模塊布局方法與實(shí)現(xiàn)

9. Allegro平臺(tái)下PCB面積縮小按照模塊布局的操作與規(guī)則設(shè)置

10. Allegro平臺(tái)下PCB設(shè)計(jì)布線的操作方法和布線思路操作

11. Allegro平臺(tái)下布線的修改與內(nèi)外層銅皮的分割與文件的優(yōu)化輸出

適用人群：

在校電子類的大學(xué)生、Layout工程師、電子工程師、硬件工程師、EMC/SI/PI工程師、信號(hào)仿真工程師及有志從事電子電路PCB設(shè)計(jì)的開發(fā)人員等。