基于FPGA的數(shù)字頻率計(jì)源碼（基于DE2開(kāi)發(fā)板）

基于FPGA的數(shù)字頻率計(jì)介紹：

       數(shù)字頻率計(jì)是一種基本的測(cè)量?jī)x器，是用數(shù)字顯示被測(cè)信號(hào)頻率的儀器，被測(cè)信號(hào)可以是正弦波，方波或其它周期性變化的信號(hào)。如配以適當(dāng)?shù)?a class="article-link" target="_blank" href="/tag/%E4%BC%A0%E6%84%9F%E5%99%A8/">傳感器，可以對(duì)多種物理量進(jìn)行測(cè)試，比如機(jī)械振動(dòng)的頻率，轉(zhuǎn)速，聲音的頻率以及產(chǎn)品的計(jì)件等等。因此，它被廣泛應(yīng)用與航天、電子、測(cè)控等領(lǐng)域。

      它的基本測(cè)量原理是，首先讓被測(cè)信號(hào)與標(biāo)準(zhǔn)信號(hào)一起通過(guò)一個(gè)閘門(mén)，然后用計(jì)數(shù)器計(jì)數(shù)信號(hào)脈沖的個(gè)數(shù)，把標(biāo)準(zhǔn)時(shí)間內(nèi)的計(jì)數(shù)的結(jié)果，用鎖存器鎖存起來(lái)，最后用顯示譯碼器，把鎖存的結(jié)果用液晶顯示器顯示出來(lái)。根據(jù)數(shù)字頻率計(jì)的基本原理，本文設(shè)計(jì)方案的基本思想是分為四個(gè)模塊來(lái)實(shí)現(xiàn)其功能，即整個(gè)數(shù)字頻率計(jì)系統(tǒng)分為分頻模塊、計(jì)數(shù)模塊、鎖存器模塊和顯示模塊等幾個(gè)單元，并且分別用VHDL對(duì)其進(jìn)行編程，實(shí)現(xiàn)了閘門(mén)控制信號(hào)、計(jì)數(shù)電路、鎖存電路、顯示電路等。

       而且，本設(shè)計(jì)方案還要求，被測(cè)輸入信號(hào)的頻率范圍自動(dòng)切換量程，控制小數(shù)點(diǎn)顯示位置，并以十進(jìn)制形式顯示。本文詳細(xì)論述了利用VHDL硬件描述語(yǔ)言設(shè)計(jì)，并在EDA（電子設(shè)計(jì)自動(dòng)化）工具的幫助下，用大規(guī)模可編程器件（CPLD）實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序。特點(diǎn)是：無(wú)論底層還是頂層文件均用VerilogHDL語(yǔ)言編寫(xiě)，避免了用電路圖設(shè)計(jì)時(shí)所引起的毛刺現(xiàn)象；改變了以往數(shù)字電路小規(guī)模多器件組合的設(shè)計(jì)方法。

       整個(gè)頻率計(jì)設(shè)計(jì)在一塊CPLD芯片上，與用其他方法做成的頻率計(jì)相比，體積更小，性能更可靠。該設(shè)計(jì)方案對(duì)其中部分元件進(jìn)行編程，實(shí)現(xiàn)了閘門(mén)控制信號(hào)、多路選擇電路、計(jì)數(shù)電路、位選電路、段選電路等。

附件內(nèi)容截圖：