加入星計劃,您可以享受以下權益:
Vivado設計套件,是FPGA廠商賽靈思公司2012年發(fā)布的集成設計環(huán)境。包括高度集成的設計環(huán)境和新一代從系統(tǒng)到IC級的工具,這些均建立在共享的可擴展數據模型和通用調試環(huán)境基礎上。這也是一個基于AMBA AXI4 互聯(lián)規(guī)范、IP-XACT IP封裝元數據、工具命令語言(TCL)、Synopsys 系統(tǒng)約束(SDC) 以及其它有助于根據客戶需求量身定制設計流程并符合業(yè)界標準的開放式環(huán)境。賽靈思構建的Vivado 工具把各類可編程技術結合在一起,能夠擴展多達1 億個等效ASIC 門的設計。
Vivado設計套件,是FPGA廠商賽靈思公司2012年發(fā)布的集成設計環(huán)境。包括高度集成的設計環(huán)境和新一代從系統(tǒng)到IC級的工具,這些均建立在共享的可擴展數據模型和通用調試環(huán)境基礎上。這也是一個基于AMBA AXI4 互聯(lián)規(guī)范、IP-XACT IP封裝元數據、工具命令語言(TCL)、Synopsys 系統(tǒng)約束(SDC) 以及其它有助于根據客戶需求量身定制設計流程并符合業(yè)界標準的開放式環(huán)境。賽靈思構建的Vivado 工具把各類可編程技術結合在一起,能夠擴展多達1 億個等效ASIC 門的設計。收起
查看更多FPGA verilog
串行進位和并行進位加法器Verilog代碼Vivado仿真FPGA verilog
循環(huán)流水燈設計Verilog代碼Vivado仿真FPGA verilog
調用VIVADO FFT IP核進行FFT計算Verilog代碼Vivado仿真FPGA verilog
UART分線器設計Verilog代碼Vivado仿真FPGA verilog
序列檢測器設計Verilog代碼Vivado仿真FPGA verilog
UART串口控制的6路搶答器設計Verilog代碼Vivado basys3開發(fā)板FPGA verilog
在點陣上顯示自己的名字Verilog代碼Vivado仿真FPGA 數碼管
在7段數碼管上顯示自己的最后三位學號數字Verilog代碼Vivado仿真FPGA 控制器
電器控制電路的設計和實現Verilog代碼Vivado basys3開發(fā)板FPGA 控制器
洗衣機控制器VHDL代碼vivado仿真FPGA verilog
UART通訊模塊設計Verilog代碼vivado仿真FPGA verilog
序列檢測器Verilog代碼vivado ego1開發(fā)板FPGA 處理器
處理器的存儲器設計Verilog代碼vivado仿真FPGA verilog
LFSR偽隨機序列發(fā)生器Verilog代碼vivado仿真FPGA verilog
時分數據交換系統(tǒng)Verilog代碼vivado仿真