燦芯半導體推出xSPI/HyperbusTM/XcellaTM控制器和PHY整體解決方案

一站式定制芯片及IP供應商——燦芯半導體日前宣布推出xSPI/HyperbusTM/XcellaTM存儲器（閃存、PSRAM、MRAM 等）的控制器和PHY解決方案，適用于客制化SoC。該解決方案采用了兆易創(chuàng)新、愛普科技、賽普拉斯（英飛凌）、美光、旺宏電子等memory廠商的存儲器進行驗證，可以支持客戶在不同領域更快地開發(fā)性能更優(yōu)異的產(chǎn)品。

由JEDEC在2018年7月批準的eXpanded串行外設接口（xSPI）JESD251標準，定義了一種用于存儲器的高數(shù)據(jù)吞吐量串行接口。它提供高數(shù)據(jù)吞吐量、低引腳數(shù)，主要應用于計算、汽車、物聯(lián)網(wǎng)（IOT）、嵌入式系統(tǒng)和移動系統(tǒng)的主機處理和外圍設備之間。xSPI電氣接口可提供高達400MT/s 的原始數(shù)據(jù)吞吐量，主要用于非易失性存儲設備，例如NOR閃存，NAND閃存，大量內(nèi)存供應商也將其用于PSRAM（偽SRAM）或MRAM（磁性RAM）。它可以基于每比特的更高數(shù)據(jù)速率或更寬的數(shù)據(jù)位寬擴展，來提高整體數(shù)據(jù)吞吐率，達到800MT/s。

燦芯半導體現(xiàn)在可以為高級存儲器以及傳統(tǒng)Octal SPI、QSPI和SPI器件提供xSPI控制器和 PHY的整體解決方案。我們采用自動流量控制技術(shù)來實現(xiàn)整個數(shù)據(jù)通路，最大限度地降低了FIFO/SRAM的使用，縮小了面積。此外，我們還采用了另一種創(chuàng)新架構(gòu)的反饋采樣技術(shù)，以提高沒有DS的數(shù)據(jù)速率，在沒有DS的8D模式下實現(xiàn)最大400MT/s。

此解決方案具有以下特點：

• 支持使用SPI協(xié)議的Flash、PSRAM和MRAM

• 支持單/雙/四/八SDR/DTR (DDR) SPI

• 支持xSPI/HyperbusTM/XcellaTM規(guī)范

• 支持xSPI profile1和profile2 (HyperbusTM)

• 支持XIP (eXecute-In-Place) 快速啟動

• 支持AXI突發(fā)型INCR/WRAP和固定（單拍）

• 支持AXI數(shù)據(jù)寬度 32/64/128…位

• 支持AXI字節(jié)選通寬度 4/8/16...位

• 支持AXI最大突發(fā)長度256

• 支持AXI 超前(outstanding)命令，可配置的超前(outstanding)能力

• 最多支持4個片選

• 支持3字節(jié)或4字節(jié)地址

• 支持單端或差分時鐘

• 支持帶/不帶DS，不帶DS也能達到最高速率400MT/s

• 三個時鐘域：APB、AXI、xSPI 時鐘

• xSPI時鐘最大頻率200Mhz

• 全數(shù)字PHY、1x時鐘、小面積、無需過采樣

• 最大數(shù)據(jù)速率400MT/s (DDR, DTR) 或200MT/s (SDR)

• 支持通過APB寄存器接口的任意命令（讀取SFDP、擦除等）

• 可編程讀/寫命令代碼

• 支持2x空周期（2倍延長的空周期）

注：HyperbusTM是賽普拉斯（英飛凌）的商標，XcellaTM是美光的商標。

“工業(yè)物聯(lián)網(wǎng)、汽車和邊緣AI應用對高吞吐量和低引腳數(shù)的需求不斷增加，xSPI存儲器的出現(xiàn)可以滿足這種要求，” 燦芯半導體工程副總裁劉亞東表示，“燦芯半導體將DDR技術(shù)擴展到xSPI，采用自動流量控制和反饋采樣技術(shù)等創(chuàng)新技術(shù)來達到小面積和高速率，可以在客制化SoC中提供xSPI內(nèi)存控制器的整體解決方案。”