來源:公眾號 - 硬件大熊
作者:雕塑者
隨著現(xiàn)代芯片技術的發(fā)展,器件集成度大幅度提升,各類數(shù)字器件的工作頻率也越來越高,信號沿已經可以達到納秒級別甚至更小。數(shù)百兆赫茲(MHz)甚至吉赫茲(GHz)的高速信號對于設計者而言,需要考慮在低頻電路設計中所不需要考慮的信號完整性(Signal Integrity)問題。這其中包括延時、反射、串擾、同步開關噪聲(SSN)、電磁兼容性(EMC)。
然而,高速電路是什么,什么信號才屬于高速信號?這是筆者曾在一次面試中被問到過的一個問題,當時腦袋中迅速閃過圖像數(shù)據處理、音頻處理等設計,但是如何定義所謂的“高速”卻一下子想不出來如何定義這個基本概念。
高速電路:數(shù)字邏輯電路的頻率達到或超過50MHz,而且工作在這個頻率之上的電路占整個系統(tǒng)的1/3以上,就可以稱其為高速電路
高速信號:如果線傳播延時大于數(shù)字信號驅動端上升時間的1/2,則可以認為此類信號是高速信號
與信號本身的頻率相比,信號邊沿的諧波頻率更高,信號快速變化的跳變(上升沿或下降沿)可能引發(fā)信號傳輸的非預期結果。如果傳輸時間大于上升或下降時間的1/2,那么信號在改變狀態(tài)之后,來自接收端的反射信號將到達驅動端,若該反射信號很強,疊加的波形就有可能改變邏輯狀態(tài)。
以Tr表示信號上升時間,Tpd表示信號線傳播延時,
若Tr > 4Tpd,則信號落在安全區(qū)域;
若2Tpd < Tr < 4Tpd,則信號落在不確定區(qū)域;
若Tr ≤ 2Tpd,則信號將落在問題區(qū)域。
當信號屬于高速信號時,應該使用高速信號布線方法進行PCB設計。