精品久久久久中文慕人妻,国产性夜夜春夜夜爽

引言：傳輸線沿其長(zhǎng)度定義并控制特性阻抗。然而，它們接口的三維結(jié)構(gòu)在信號(hào)路徑上沒(méi)有容易定義的或恒定的阻抗。計(jì)算10Gb/s信號(hào)通過(guò)這些結(jié)構(gòu)時(shí)所看到的阻抗，需要3D場(chǎng)解算器等軟件工具，而2D場(chǎng)解算器足以計(jì)算傳輸線特性阻抗。PCB設(shè)計(jì)人員可以使用本章中的分析和示例來(lái)輔助此類(lèi)通道的設(shè)計(jì)。本章未涉及的案例可能需要進(jìn)一步仿真和分析。

1.冗余電容和電感

大多數(shù)差分躍遷都是通過(guò)電容。P和N路徑相互耦合，增加了電容。許多躍遷在寬頻帶上具有與集總電容相同的頻率響應(yīng)。通過(guò)設(shè)計(jì)，增加電感可以抵消這種過(guò)剩。通過(guò)設(shè)計(jì)，除了受到密度和物理限制的影響外，在許多情況下，增加電感可以消除這種過(guò)剩電容。雖然盲孔、較大間距的焊球和非常小的通孔焊盤(pán)等技術(shù)降低了電容，但它們?cè)谠O(shè)計(jì)中并不總是可行的。時(shí)域反射（TDR）技術(shù)，無(wú)論是通過(guò)仿真還是測(cè)量，都允許設(shè)計(jì)者識(shí)別過(guò)渡過(guò)程中的冗余電容或電感。

2.時(shí)域反射法（TDR）

為了進(jìn)行TDR測(cè)量，將階躍輸入應(yīng)用于互連。通過(guò)觀察反射信號(hào)，可以確定電壓階躍穿過(guò)互連時(shí)所經(jīng)歷的冗余電容或電感的位置和大小。并聯(lián)電容（見(jiàn)圖1）會(huì)導(dǎo)致阻抗的瞬時(shí)下降，而串聯(lián)電感（見(jiàn)圖2）則會(huì)導(dǎo)致相反方向的阻抗不連續(xù)。Td是通過(guò)左側(cè)第一個(gè)傳輸線段的傳播延遲。由于阻抗不連續(xù)而產(chǎn)生的反射波需要2*Td才能返回TDR端口。如果信號(hào)通過(guò)傳輸線的傳播速度已知，則可以計(jì)算出沿通道的冗余電容或電感的位置。

圖1、并聯(lián)電容的TDR特征

圖2、串聯(lián)電感的TDR特征這種冗余電容（C）或電感（L）的大小也可以通過(guò)積分躍遷的TDR的歸一化面積從TDR波形中提取反應(yīng)。

反應(yīng)電容和電感的相應(yīng)方程式為：

（式1）

（式2）

圖3顯示了歸一化TDR區(qū)域的積分。

圖3、歸一化TDR面積的積分

利用這些方程得到的結(jié)果對(duì)上升時(shí)間變化不敏感，并且對(duì)于仿真TDR測(cè)量是有效的，前提是前后傳輸線非常接近50Ω。然而，對(duì)于實(shí)際測(cè)量，精度非常依賴(lài)于Z0。

3.BGA封裝

BGA封裝中的每個(gè)信號(hào)路徑都經(jīng)過(guò)精心設(shè)計(jì)，以?xún)?yōu)化信號(hào)完整性。支持單端I/O的走線通常設(shè)計(jì)為50Ω的阻抗。支持高速SERDES I/O的走線設(shè)計(jì)為標(biāo)稱(chēng)100Ω差分阻抗。在設(shè)計(jì)信號(hào)路徑時(shí)要特別小心，以?xún)?yōu)化不連續(xù)性，如焊球和基板過(guò)孔，以盡量減少它們對(duì)信號(hào)完整性的影響。采用三維全波電磁解算器和矢量網(wǎng)絡(luò)分析儀對(duì)封裝性能進(jìn)行建模和測(cè)量。

4.SMT焊盤(pán)

對(duì)于需要在發(fā)送器和接收器之間進(jìn)行交流耦合的應(yīng)用，在通道中引入SMT焊盤(pán)以允許安裝耦合電容器。標(biāo)準(zhǔn)SMT焊盤(pán)由于對(duì)附近基準(zhǔn)面的板電容而具有冗余電容。在圖4示例中，一個(gè)5 mil的走線（Z0為50Ω）過(guò)渡到一個(gè)0402 SMT焊盤(pán)，其寬度為28 mils，全部超過(guò)3 mils的FR4。

圖4、5 Mil走線和28 Mil焊盤(pán)的2D場(chǎng)解算器分析在這些尺寸上使用2D場(chǎng)解算器，5mil走線的Z0為50Ω。

0402焊盤(pán)的Z0為16Ω，因?yàn)楹副P(pán)的電容太大，電感太小，導(dǎo)致阻抗小于50Ω。此轉(zhuǎn)換的性能可以通過(guò)以下兩種方式之一進(jìn)行優(yōu)化。第一種方法使走線與焊盤(pán)的寬度相同，并將接地層移到層疊中更深的位置，以將過(guò)渡段的Z0保持在50Ω。這種方法不需要任何特殊的分析，但由于貼片電容器體的邊緣電容會(huì)產(chǎn)生一定的誤差。走線密度是有限的，因?yàn)樽呔€現(xiàn)在是28mil寬。第二種方法，如圖5所示，清除焊盤(pán)下方的接地層，從而消除焊盤(pán)和接地層之間的板電容引起的大量多余電容。這種技術(shù)允許比第一種方法更大的走線密度，但需要三維場(chǎng)解算器分析或測(cè)量以及幾個(gè)電路板迭代來(lái)獲得所需的性能。

圖5、傳輸優(yōu)化二維場(chǎng)解算器的例子表明，如果清除焊盤(pán)走線下的地平面，可以獲得接近50Ω的電阻。

然后使用三維場(chǎng)解算器在更大程度上驗(yàn)證該結(jié)果準(zhǔn)確。圖6所示的地平面與二維模擬時(shí)完全相同。在HFSS中使用頻域分析，使用這種技術(shù)可以使回波損耗提高20dB（10x）。

圖6、Pad清除的Ansoft HFSS模型圖7顯示了0402焊盤(pán)結(jié)構(gòu)與線性比例之間的回波損耗比較。

圖7、0402焊盤(pán)結(jié)構(gòu)的回波損耗比較圖8中約-40 dB/decade的斜率與集總電容器的頻率響應(yīng)非常吻合。

圖8、0402焊盤(pán)結(jié)構(gòu)在對(duì)數(shù)（頻率）尺度上的回波損耗比較接下來(lái)，使用HFSS中模擬的同一躍遷的仿真測(cè)量，可以通過(guò)對(duì)早期頻域分析的S參數(shù)結(jié)果進(jìn)行TDR來(lái)測(cè)量該躍遷的時(shí)域性能。

在圖9和圖10中，具有大電容傾角的紅色曲線對(duì)應(yīng)于SMT焊盤(pán)，而沒(méi)有從下面清除接地層。藍(lán)色曲線顯示，清除接地層可以去除大部分多余的電容。這種改進(jìn)可以用等式1和等式2進(jìn)行量化。

圖9、0402焊盤(pán)結(jié)構(gòu)的TDR結(jié)果對(duì)比

圖10、0402焊盤(pán)結(jié)構(gòu)的TDR結(jié)果對(duì)比

圖11、接地層完好時(shí)840 fF的過(guò)剩電容

圖12、57 fF接地層完整時(shí)的過(guò)剩電容

5. 差分過(guò)孔

最常見(jiàn)的傳輸是差分過(guò)孔，其中信號(hào)對(duì)必須從上帶狀線層或頂部微帶過(guò)渡到下帶狀線層或底部微帶。圖13所示為接地信號(hào)接地（GSSG）型差分通孔。接地過(guò)孔連接到層疊中的每個(gè)接地層，而信號(hào)層僅包含入口層和出口層的焊盤(pán)。

圖13、差分通孔設(shè)計(jì)示例

GSSG通孔的一個(gè)關(guān)鍵優(yōu)點(diǎn)是，它允許信號(hào)的返回電流在相應(yīng)信號(hào)通孔附近的接地過(guò)孔中流動(dòng)，從而減少過(guò)大的電感。信號(hào)路徑在差分信號(hào)的P和N半部分之間也是對(duì)稱(chēng)的，這對(duì)于控制由于P/N不平衡引起的共模偽影是至關(guān)重要的。

較大的長(zhǎng)方形反焊盤(pán)減少過(guò)孔體和周?chē)矫孢吘壷g的多余邊緣電容。未使用的焊盤(pán)也會(huì)被移除。一個(gè)好的起點(diǎn)是使用圖13所示的尺寸作為80mil的差分過(guò)孔設(shè)計(jì)示例。為了適應(yīng)密度約束或缺乏密度約束，可以相應(yīng)地縮放尺寸，以保持每個(gè)尺寸相對(duì)于其他尺寸的比率。這種縮放保持了差分過(guò)孔的阻抗性能，同時(shí)允許總尺寸的變化以更好地適應(yīng)特定應(yīng)用。這些最終尺寸受到可制造性和密度約束的限制。雖然通孔長(zhǎng)度可以少量改變，以適應(yīng)比80mil更厚或更薄的板示例，但是改變過(guò)孔長(zhǎng)度相對(duì)于其他尺寸的比率會(huì)影響過(guò)孔的阻抗。對(duì)于差分過(guò)孔的這種和其他配置，最好使用三維場(chǎng)解算器工具模擬模型，以確保達(dá)到性能目標(biāo)。

圖14、引腳L11和L6的16層PCB中的差分GSSG過(guò)孔作為一般規(guī)則，P和N路徑在傳輸過(guò)程中需要保持相等的長(zhǎng)度。

在可能的情況下，通過(guò)將信號(hào)穿過(guò)過(guò)孔的整個(gè)長(zhǎng)度，應(yīng)將通孔存根（sub）長(zhǎng)度保持在最小值。圖5-15所示的分析比較了共模（SCC11）和差分（SDD11）響應(yīng)的S參數(shù)回波損耗。

圖15、比較L11和L6 GSSG過(guò)孔的差模和共模損耗的模擬回波損耗

從圖15中的圖表來(lái)看，共模響應(yīng)在回波損耗方面差20 dB。與差分響應(yīng)相比，共模響應(yīng)差得多，這就是為什么在進(jìn)入傳輸之前盡可能減少P/N偏差是一個(gè)好主意的原因。60/40的經(jīng)驗(yàn)法則是1 GHz時(shí)40 dB的回波損耗，這意味著60 fF的過(guò)剩電容。因?yàn)檫^(guò)剩電容是單極響應(yīng)，所以可以使用簡(jiǎn)單的外推規(guī)則。例如，如果返回?fù)p耗移到34 dB，則多余電容將增加一倍。由于GSSG通孔的優(yōu)異性能，即使是長(zhǎng)通孔存根也最多只能使差分通孔的電容增加一倍。

6. P/N交叉過(guò)孔

一些收發(fā)器提供獨(dú)立切換發(fā)送和接收信號(hào)對(duì)極性的能力。此功能消除了在板級(jí)交叉P/N信號(hào)的需要，從而顯著增強(qiáng)了信號(hào)完整性。如果可能，應(yīng)避免P/N交叉過(guò)孔，并應(yīng)使用收發(fā)器的極性開(kāi)關(guān)。

7. SMA連接器

設(shè)計(jì)良好的SMA連接器可以減少調(diào)試時(shí)間，并允許在第一次通過(guò)時(shí)正確設(shè)計(jì)高性能通道。為了達(dá)到這一性能目標(biāo)，需要對(duì)10Gb/s下性能良好的形狀記憶合金連接器進(jìn)行模擬、設(shè)計(jì)和制造。供應(yīng)商還可以提供設(shè)計(jì)服務(wù)，確保連接器在特定板上正常工作。裝配指南對(duì)于確保連接器與電路板的匹配過(guò)程得到良好控制以提供指定的性能至關(guān)重要。

Xilinx使用Rosenberger和其他精密連接器制造商生產(chǎn)的精密SMA連接器，因?yàn)樗鼈兙哂袃?yōu)異的性能和上一段中列出的要點(diǎn)。

8. 背板連接器

背板連接器存在許多信號(hào)完整性問(wèn)題，包括：

P/N信號(hào)偏差

串?dāng)_

連接器引腳導(dǎo)致的短截線

一些連接器制造商不僅提供連接器的參數(shù)、模型和布局指南，還提供設(shè)計(jì)支持、研討會(huì)和教程。

9. 微帶/帶狀線彎曲

當(dāng)差分走線通過(guò)90°角時(shí)，外部走線比內(nèi)部走線長(zhǎng)，這會(huì)導(dǎo)致P/N不平衡。即使在一個(gè)單一的走線內(nèi)，信號(hào)電流也有擁抱拐角內(nèi)側(cè)走線的趨勢(shì)，從而進(jìn)一步減少通過(guò)彎道的實(shí)際延遲。為了使P和N路徑之間的傾斜最小化，微帶線或帶狀線中的90°匝被布置為兩個(gè)45°彎曲以提供斜角。添加一個(gè)jog out還允許跟蹤長(zhǎng)度匹配。圖16顯示了走線中的彎曲示例。

圖16、走線中90度轉(zhuǎn)彎的設(shè)計(jì)示例匝數(shù)增加了電容，因?yàn)?0°角處的走線寬41%。

45°轉(zhuǎn)彎時(shí)，差值減小到8%。在30mil的深度上增加平面開(kāi)孔可以減少多余的電容量。當(dāng)用緩動(dòng)切口和平面切口仿真這種斜接彎曲時(shí)，減少了多余電容，改善了P/N長(zhǎng)度和相位匹配。如果沒(méi)有Jog-out，P/N長(zhǎng)度不匹配為16mil。給定FR4材料，16mil的差異轉(zhuǎn)化為5Ghz下有4.8°的相位失配，或10Gb/s下2.68ps（0.0268ui）。圖17至圖19顯示，相位失配減少到0.75°，使用緩動(dòng)器和Jog-out，相位失配減少到0.3°。結(jié)合緩動(dòng)和Jog-out的仿真結(jié)果表明，該結(jié)構(gòu)的剩余電容減小到65fF。設(shè)計(jì)人員試圖加寬線路，以補(bǔ)償由于線路分離和耦合不太強(qiáng)烈而增加的特性阻抗。然而，即使沒(méi)有加寬線路，轉(zhuǎn)角和Jog-out的組合電容仍然是過(guò)電容的，因此緩動(dòng)輸出的非耦合部分不能加寬。