幾乎所有使用 MCU 的產(chǎn)品,外圍電路都離不開(kāi)晶振電路設(shè)計(jì),大多數(shù)電子設(shè)計(jì)人員從入門開(kāi)始都會(huì)接觸到晶振電路,但實(shí)際上,很少有人真正了解晶振電路是如何工作的,在晶振出現(xiàn)問(wèn)題之前,多數(shù)人不會(huì)付出太多精力去關(guān)注振蕩器電路設(shè)計(jì)是否合理,通常等到產(chǎn)品量產(chǎn),由于晶振而導(dǎo)致的大面積宕機(jī)現(xiàn)象時(shí),才開(kāi)始注意到晶振電路設(shè)計(jì)是否合理。
晶振的全稱叫:石英晶體振蕩器。是利用石英晶體的壓電效應(yīng)廠商高精度振蕩頻率的一種電子元件。查看維基百科,對(duì)于這種神奇的材料具體的講解是:
晶體是指其中的原子、分子、或離子以規(guī)則、重復(fù)的模式朝各方向延伸的一種固體。晶體與幾乎所有的彈性物質(zhì)都具有自然共振頻率,透過(guò)適當(dāng)?shù)?a class="article-link" target="_blank" href="/tag/%E4%BC%A0%E6%84%9F%E5%99%A8/">傳感器可加以利用。共振頻率取決于晶體的尺寸、形狀、彈性、與物質(zhì)內(nèi)的音速。高頻用的晶體通常是切成簡(jiǎn)單的形狀,如方形片狀。運(yùn)用石英晶體上的電極對(duì)一顆被適當(dāng)切割并安置的石英晶體施以電場(chǎng)時(shí),晶體會(huì)產(chǎn)生變形。這就是逆壓電效應(yīng)。當(dāng)外加電場(chǎng)移除時(shí),石英晶體會(huì)恢復(fù)原狀并發(fā)出電場(chǎng),因而在電極上產(chǎn)生電壓。這樣的特性造成石英晶體在電路中的行為,類似于某種電感器、電容器、與電阻器所組合成的 RLC 電路。組合中的電感電容諧振頻率則反映了石英晶體的實(shí)體共振頻率。
石英晶體等效模型:
Cp:等效電路中與串聯(lián)臂并接的電容(譯注:也叫并電容,靜電電容,其值一般僅與晶振的尺寸有關(guān))。
Ls:(動(dòng)態(tài)等效電感)代表晶振機(jī)械振動(dòng)的慣性。
Cs:(動(dòng)態(tài)等效電容)代表晶振的彈性。
Rs:(動(dòng)態(tài)等效電阻)代表電路的損耗
了解晶振電路的設(shè)計(jì),首先你要熟悉 Pierce(皮爾斯)振蕩器電路。該模型電路簡(jiǎn)單,工作有效而且穩(wěn)定,因此現(xiàn)今幾乎所有的晶振電路設(shè)計(jì)都采用這個(gè)模型。如下,該設(shè)計(jì)包含一個(gè)反相器、一個(gè)電阻、一個(gè)石英晶體、兩個(gè)小電容。石英晶體在此扮演高選擇度的濾波元件:
Inv:內(nèi)部反相器器,作用等同于放大器。
Q:石英或陶瓷晶振。
Rf:內(nèi)部反饋電阻(譯注:它的存在使反相器工作在線性區(qū), 從而使其獲得增益,作用等同于放大器)。
RExt:外部限流電阻。
CL1 和 CL2:兩個(gè)外部負(fù)載電容。
Cs:由于 PCB 布線及連接等寄生效應(yīng)引起的等效雜散電容(OSC_IN 和 OSC_OUT 管腳上)
接下來(lái),我們重點(diǎn)關(guān)注內(nèi)部反饋電阻 Rf、負(fù)載電容 Cl、外部限流電阻 Rext——
反饋電阻 Rf
皮爾斯振蕩器中,連接晶振的芯片內(nèi)部是一個(gè)線性的運(yùn)算放大器,由于運(yùn)算放大器的電壓增益非常大,范圍從數(shù)百到數(shù)萬(wàn)倍不等,因此通常使用運(yùn)算放大器會(huì)將輸出端與反向輸入端連接形成一個(gè)負(fù)反饋組態(tài)(即閉環(huán)放大器)。皮爾斯振蕩器中的反饋電阻 Rf 可以看成是反相器的偏壓電阻,可以令反相器工作在線性區(qū)域而不至于由于增益過(guò)大而工作在完全導(dǎo)通或截止的狀態(tài)。
大多數(shù)情況下,Rf 是內(nèi)嵌在芯片內(nèi)部中,但不排除有些芯片的設(shè)計(jì)并未內(nèi)嵌這個(gè)電阻,因此在這種情況下,你會(huì)看到有些晶振電路的外部并聯(lián)著一個(gè)電阻。不同頻率對(duì)應(yīng)的反饋電阻參考值:
負(fù)載電容 CL
負(fù)載電容指連接到晶振上的終端電容,該終端電容包括:外部電容 CL1 和 CL2、印刷電路板上的雜散電容(Cs)。CL 的值是晶振本身決定,供應(yīng)商會(huì)在規(guī)格書中給出,當(dāng)晶振外部等效電容等于負(fù)載電容 CL 時(shí),無(wú)源晶振輸出的頻率最準(zhǔn)確。
CL=(CL1//CL2)+CS
?即:CL=[(CL1xCL2)/(CL1+CL2)]+CS
需要注意的是:電容具有充放電的功能,電容容值越大,放電越慢,電容容值越小,放電越快。因此實(shí)際調(diào)試中,如果測(cè)得的實(shí)際頻率比理論值偏小,說(shuō)明振蕩器振蕩頻率偏慢,電容的放電太慢,等效電容大于負(fù)載電容,需要降低外部的匹配電容
外部電阻 Rext
在開(kāi)始闡釋外部電阻之前,我們需要再了解兩個(gè)概念:振蕩器增益余量 gain、驅(qū)動(dòng)級(jí)別 DL——
增益余量 gain:表征振蕩電路的放大能力
驅(qū)動(dòng)級(jí)別 DL:表征晶振的驅(qū)動(dòng)功耗
早在 1988 年, Eric Vittoz 發(fā)表了晶振 RLC 動(dòng)態(tài)等效電路的相關(guān)理論研究,基于前人的理論,反相器跨導(dǎo) gm 必須大于 gmcrit 才能滿足起振條件,為保證可靠性,還必須滿足至少 5 倍的關(guān)系;即:gmargin = gm / gmcrit
其中,gmcrit = 4 x ESR x (2πF)2 x (C0 + CL)2,ESR、C0、CL 都可以從晶振規(guī)格書中獲取,gm 從芯片規(guī)格書中獲得;
驅(qū)動(dòng)級(jí)別 DL 描述的是晶振的功耗,晶振的功耗必須限制在一定范圍內(nèi),否則石英晶體可能會(huì)由于過(guò)度機(jī)械振動(dòng)而導(dǎo)致不能正常工作。
DL = ESR x I2,其中 ESR 為晶振的等效串聯(lián)電阻,I 為流過(guò)晶振的電流的均方根有效值;
你必須讓 DL 值小于晶振規(guī)格書中限定的 DL 值,如果實(shí)際 DL 值較高,則需要 Rext 電阻對(duì)驅(qū)動(dòng)功率進(jìn)行限制。
對(duì)于 I 的測(cè)量需要電流探頭進(jìn)行測(cè)量,而且由于驅(qū)動(dòng)電流一般比較小,因此需要 1mA/mV 檔,實(shí)際操作中,你可能并沒(méi)有分辨率這么高的電流探頭,那么你可以通過(guò)觀測(cè)晶振引腳輸出波形的形狀進(jìn)行確認(rèn),具體方法我們?cè)谙旅嬷v。
當(dāng)你能耐心看到這里,對(duì)于晶振設(shè)計(jì)的基礎(chǔ)概念、計(jì)算已經(jīng)都了解過(guò),接下來(lái),可以搬上我們最終的晶振設(shè)計(jì)步驟:
第一步:增益余量的計(jì)算
gmcrit = 4 x ESR x (2πF)2 x (C0 + CL)2,ESR、C0、CL 都可以從晶振規(guī)格書中獲取,gm 從芯片規(guī)格書中獲得;gmargin = gm / gmcrit ,
若 gmargin<5,說(shuō)明這不是一個(gè)合格的晶振,你該去挑選一個(gè)更低 ESR 或 CL 值的晶振;
若 gmargin>5,進(jìn)行第二步;
第二步:外部負(fù)載電容計(jì)算
CL=(CL1//CL2)+CS
?即:CL=[(CL1xCL2)/(CL1+CL2)]+CS
CL 為晶振規(guī)格書給出的負(fù)載電容,CL1,CL2 為所要計(jì)算的外部電容,CS 為雜散電容(可粗略使用 4pf 進(jìn)行計(jì)算)
第三步:驅(qū)動(dòng)級(jí)別和外部電阻的計(jì)算
用一臺(tái)示波器檢測(cè) OSC 輸出腳,
如果檢測(cè)到非常清晰的正弦波,且正弦波的上限值和下限值都符合時(shí)鐘輸入需要,則晶振未被過(guò)分驅(qū)動(dòng);那么祝賀你,你找到了合適的晶振;
如果正弦波形的波峰,波谷兩端被削平,而使波形成為方形,則晶振被過(guò)分驅(qū)動(dòng)。這時(shí)就需要用電阻 Rext 來(lái)防止晶振被過(guò)分驅(qū)動(dòng)。判斷電阻 RD 大小的最簡(jiǎn)單的方法就是串聯(lián)一個(gè)微調(diào)電阻,從 0 開(kāi)始慢慢調(diào)高,一直到正弦波不在被削平為止,這時(shí)的電阻值為 Rext 值。此時(shí),由于需要串聯(lián) Rext,晶振模型的 ESR 已經(jīng)發(fā)生了改變,因此你需要回到第一步計(jì)算 gmarin,如果 gmarin>5,那么你找到了合適的晶振,如果 gmarin<5,那么重新挑選另外一個(gè)晶振,重新回到第一步吧。。。