Achronix：借助嵌入式FPGA IP之力進(jìn)入ASIC的千億級市場

隨著大數(shù)據(jù)、物聯(lián)網(wǎng)時代的來臨，FPGA 實現(xiàn)了快速增長，但是很多研究機(jī)構(gòu)預(yù)測 FPGA 的全球市場容量只有 50 億美金，如果想實現(xiàn)突破就要開拓新的市場，各家 FPGA 廠商也在頻頻發(fā)力，英特爾 PSG 事業(yè)部（原 Altera 公司）已經(jīng)推出 CPU+FPGA 的架構(gòu)，以更好地服務(wù)于數(shù)據(jù)中心市場；賽靈思也將自己的市場擴(kuò)展到四大領(lǐng)域：云計算、嵌入式視覺、工業(yè)物聯(lián)網(wǎng)和 5G。那么，F(xiàn)PGA 是否還有更寬廣的市場可以進(jìn)入呢？近期，Achronix Semiconductor 推出了自己的嵌入式 FPGA IP，讓 FPGA 以 IP 的形式嵌入 SoC，從而實現(xiàn)更低功耗，更低成本，更高速度。如果這一產(chǎn)品能夠被用戶所采納，這就意味著 Achronix Semiconductor 進(jìn)入了 ASIC 的千億級市場。

可能很多人會問：Achronix Semiconductor 是何方神圣？說到 FPGA 市場，我們往往會想到賽靈思、Altera、萊提斯和 Microsemi 這些世界級巨頭，因為他們的市場占有率更高，產(chǎn)品應(yīng)用更多，但是我們也不要忘記那些在細(xì)分市場堅持奮斗的小公司，他們的體量可能比較小，但是在特定領(lǐng)域卻有自己的優(yōu)勢。Achronix Semiconductor 首席執(zhí)行官羅伯特 . 布雷克向與非網(wǎng)記者介紹，“我們是一家私有的、采用無晶圓廠模式的半導(dǎo)體公司，總部位于美國加利福尼亞州圣克拉拉市。公司開發(fā)了全球最先進(jìn)的 FPGA 技術(shù)，該技術(shù)是我們多個產(chǎn)品系列的基礎(chǔ)，包括 Speedster 22i 系列獨(dú)立 FPGA 以及馬上發(fā)布的 Speedcore eFPGA IP 產(chǎn)品。Achronix 的所有 FPGA 產(chǎn)品均由其 ACE 設(shè)計工具提供支持，該工具還集成了對 Synopsys Synplify Pro 工具的支持?！?/p>

FPGA 發(fā)展的三個階段：功能強(qiáng)大，應(yīng)用變寬
縱觀 FPGA 技術(shù)的發(fā)展歷史，可以分為三個階段：第一階段是 TTL 邏輯時代，從 80 年代到 90 年代中期，Xilinx 和 Altera 都推出了各自的 FPGA 產(chǎn)品，但是由于邏輯門數(shù)量少，一直被認(rèn)為速度慢，難以使用；第二階段是連接時代，從 90 年代中期到 2015 年，隨著工藝的發(fā)展，邏輯陣列數(shù)量劇增，速度加快，成本降低，還加入數(shù)字信號處理、嵌入式處理、高速串行和其他高端技術(shù)，從而被應(yīng)用到更多的領(lǐng)域，F(xiàn)PGA 將 ASIC 和 SoC 連接起來，在這個階段 FPGA 的市場增加到 50 億美金。過去 30 年來，F(xiàn)PGA 產(chǎn)品的目標(biāo)一直瞄準(zhǔn)速度、成本和密度三個指標(biāo)，即構(gòu)建容量更大、速度更快和價格更低的 FPGA，那么達(dá)到這些目標(biāo)以后未來會走向哪里呢？羅伯特 . 布雷克指出，“第三個階段 FPGA 將服務(wù)于 CPU 加速，主要有三方面的應(yīng)用，云計算高性能硬件加速、軟件定義網(wǎng)絡(luò)和無線基礎(chǔ)應(yīng)用等?！?/p>

當(dāng)然為了滿足高速傳輸和高速運(yùn)算，很多公司提出并采用了多核處理器的加速方法，通過多核并行運(yùn)算以提高系統(tǒng)整體的性能。但是運(yùn)算速度并不會隨著核數(shù)量增加呈正比例增長，因此大家又在尋找其它的加速方法，以滿足高性能低功耗的需求。而 FPGA 硬件加速的優(yōu)勢非常明顯，羅伯特 . 布雷克介紹，“第一，并行運(yùn)算；第二，在一個時鐘周期可以完成全部功能；第三，性能倍數(shù)的增加隨著加速器的增加而增加?！?/p>

FPGA 作為 IP 集成到 SOC 芯片中的各種優(yōu)勢
我們可以看到，目前的 ASIC 中集成了越來越多的器件，如存儲器、電源管理、DSP、存儲控制器、混合信號以及圖形處理器等，但是唯獨(dú)沒有嵌入式 FPGA 技術(shù)，為什么？羅伯特 . 布雷克認(rèn)為有兩個原因，一是成本很高，但是隨著半導(dǎo)體工藝的改進(jìn)，成本已經(jīng)降低，目前已經(jīng)可以承受；二是沒有人愿意提供此技術(shù)，因此 Achronix 從中看到了契機(jī)，推出了 Speedcore 嵌入式 FPGA（embedded FPGA ，eFPGA）知識產(chǎn)權(quán)（IP）產(chǎn)品。

對比傳統(tǒng) FPGA，嵌入式 FPGA 有哪些優(yōu)勢？我們不妨仔細(xì)分析一下：

圖 1：體積縮小

傳統(tǒng)的 FPGA 包含 FPGA 核、可編程 IO、并行轉(zhuǎn)換器和接口控制器，其中 FPGA 核占整體體積的 50%，如果客戶將 FPGA 嵌入 SoC 中，只需要購買嵌入式 FPGA IP 即可， 因此體積和成本都會得到節(jié)約。

圖 2：系統(tǒng)成本降低

從圖 2 可以看出，PCB 尺寸會縮小，隨著 IO 的減少 PCB 層數(shù)會減少，信號完整性提高，F(xiàn)PGA 外接芯片也減少。

圖 3：Speedcore eFPGA 降低功耗和成本

如圖 3，從功耗來看，來自 IO 與核的動態(tài)功耗和靜態(tài)功耗都降低很多；從成本來看，用戶可以根據(jù)需要定制 FPGA 邏輯單元，從而比獨(dú)立 FPGA 降低成本，隨著核的減小 PCB 會隨著減小。

圖 4：延時縮小

傳輸延時是獨(dú)立 FPGA 不可避免的問題，因為 FPGA 與 SoC 連接需要通過收發(fā)器傳輸信號，并且要滿足各種協(xié)議，而嵌入式 FPGA 是嵌入在 SoC 內(nèi)部，因此不需要收發(fā)器，不用滿足各種協(xié)議，因此傳輸延時極短。

圖 5：與同類產(chǎn)品比較

如圖 5，將 Achronix 的 Speedcore 嵌入式 FPGA 與賽靈思和 Altera 的獨(dú)立 FPGA 產(chǎn)品進(jìn)行對比，在邏輯單元和存儲器相當(dāng)?shù)那疤嵯拢掏铝啃阅芴岣吡?10 倍，功耗降低了 50%，成本降低了 90%。

以高性能迎接 ASIC 市場的挑戰(zhàn)
羅伯特 . 布雷克認(rèn)為要做嵌入式 FPGA 必須具備兩個條件：一是 FPGA 軟件設(shè)計能力要很強(qiáng)；二是 FPGA 是嵌入到客戶的 SoC 中，因此 IP 集成技術(shù)要十分成熟。Achronix 的優(yōu)勢在于 ACE 設(shè)計工具已經(jīng)很成熟，經(jīng)過多次升級，性能完善。經(jīng)過三年的研發(fā)，現(xiàn)在已經(jīng)可以提供基于臺積電（TSMC）的 16 納米 FinFET Plus（16FF+）工藝的 Speedcore IP 產(chǎn)品，并且正在開發(fā)基于臺積電的 7 納米工藝的 IP。

Speedcore IP 產(chǎn)品具有很大的靈活性，客戶可以針對其應(yīng)用來定制最佳的芯片面積、功耗和資源配置。客戶可以定義查找表（LUT）、嵌入式存儲器以及 DSP 的數(shù)量。此外，客戶可以定義 Speedcore 的寬高比、輸入輸出（IO）端口的連接，還可以在功耗和性能之間進(jìn)行權(quán)衡。Achronix 提供了 Speedcore IP 產(chǎn)品的 GDS II 文件，客戶可直接將其集成至自己的 SoC 中。

具有了以上的技術(shù)優(yōu)勢和服務(wù)能力，這就意味著 Achronix 可以為千億級的 ASIC 客戶提供服務(wù)，客戶也可以利用在 SoC 中加上嵌入式 FPGA IP 的方式加快產(chǎn)品上市周期。但是其中需要怎樣的磨合過程，未來的 SoC 產(chǎn)品會給我?guī)泶鸢浮?/p>

與非網(wǎng)原創(chuàng)報道，轉(zhuǎn)載請注明來源。