分享一個原理圖和PCB設(shè)計的技巧

今天分享一個硬件工程師在進行原理圖設(shè)計時的小技巧，就是：在每個原理圖頁，將需要與其他頁連接的信號分頁集中放置，這樣方便Layout人員進行兩個器件之間拉線；假如1/2頁分別有A/B兩個器件，那這兩頁之間的所有連接都集中在一起放置的話，那Layout人員一眼就知道A/B兩個器件有哪些信號，在拉線時，這些信號都可以在同一層靠近走線，節(jié)省走線面積，方便檢查。

否則的話，我看到過很多PCB走線，A/B兩個器件的很多走線在不同的層，打了很多過孔換層，走線方向也不盡相同，這樣的話，就比較浪費走線面積，結(jié)果也不美觀，也不方便檢查。

01

這些信號/走線到第3頁...

這些信號/走線到第4頁...

這些信號/走線到第5頁...

這些信號/走線到第5/8頁...

這些信號/走線到第6頁...

02

這些信號/走線到第1頁..

.03

這些信號/走線到第1頁...

04

這些信號/走線到第1/7/8頁...

這些信號/走線到第1/3/4/5/7頁...