MOSFET電路柵源極GS之間為什么需要并聯(lián)一個電容？居然能解決MOS誤導通的問題？

Part 01、前言

在MOSFET中，dv/dt指的是MOSFET在開關瞬態(tài)期間，其漏源電壓Vds的變化率，即漏極和源極之間電壓隨時間的變化速度。一般想到dv/dt，我們第一反應是高dv/dt會導致強烈的電磁干擾，影響周圍的敏感電路，降低系統(tǒng)的信號完整性。

除此之外高dv/dt還會產(chǎn)生另外一大危害，那就是如果dv/dt過高，漏源電壓的快速變化會通過柵-漏電容Cgd耦合到柵極電壓Vgs，導致柵極電壓瞬時上升，從而使MOSFET在關閉的情況下誤導通。接下來我們就介紹一下原因以及應對方法。

Part 02、MOS誤導通的原因

我們以DCDC電路為例，比如同步開關電源，其拓撲電路，一般是使用一組MOSFET作為上管和下管來分時開關實現(xiàn)穩(wěn)壓輸出。當MOSFET高速開關時，MOSFET由導通切換到關斷狀態(tài)下，MOSFET的漏極和源極端子之間會產(chǎn)生快速上升的電壓Vds。開關頻率越高，對應的漏極和源極電壓隨時間的變化：dv/dt會越大，根據(jù)MOSFET的柵-漏極電容Cgd和柵-源極電容Cgs之間的比值會在MOS的G-S直接形成一個分壓，或通過Cds流向柵極電阻R的電流會在柵極電阻兩端形成一個分壓，當此分壓大于柵極開啟電壓時就會導致MOSFET自導通。

為了便于理解，我們分別分析以下兩種MOS誤導通模型：

模型1：不考慮外部柵極電阻

此模型相當于MOS的柵極懸空

此時相當于Cgd和Cgs兩個寄生電容串聯(lián)接在Vds之間：

那么感應電壓Vgs=Vds*Cgd/(Cgd+Cgs)

只有當Vds*Cgd/(Cgd+Cgs)<Vgth時，MOS才不會誤導通

Vgth：MOS的開啟電壓

模型2：考慮外部柵極電阻

此模型相當于MOS的柵極接驅(qū)動器，驅(qū)動器輸出低（我們假設驅(qū)動器輸出低時的導通電阻為0）

此時相當于Cgd和Rg,i串聯(lián)后接在Vds之間：

那么流經(jīng)Cgd的電流為Igd=Cgd*dv/dt

柵極電壓感應電壓Vgs=Igd*Rg,i=Rg,i*Cgd*dv/dt

只有當Rg,i*Cgd*dv/dt<Vgth時，MOS才不會誤導通

Vgth：MOS的開啟電壓

Part 03、如何解決MOS誤導通的問題？

基于模型1：感應電壓Vgs=Vds*Cgd/(Cgd+Cgs)

我們可以通過在MOS柵源極并聯(lián)電容來增大Cgs，這樣相當于變相減小了Vgs，從而解決MOS誤導通的問題。

2.基于模型2：感應電壓Vgs=Rg,i*Cgd*dv/dt

可以通過限制dv/dt來解決此問題，如何限制dv/dt呢？可以在MOS柵極串聯(lián)電阻Rg來降低MOSFET的開關速率，進而降低dv/dt。

有問題歡迎在評論區(qū)留言交流哦！