FPGA零基礎(chǔ)學(xué)習(xí)系列 精選：數(shù)字通信中的電壓標(biāo)準(zhǔn)

作者：郝旭帥

校對(duì)：陸輝

大俠好，歡迎來(lái)到FPGA技術(shù)江湖，江湖偌大，相見(jiàn)即是緣分。大俠可以關(guān)注FPGA技術(shù)江湖，在“闖蕩江湖”、"行俠仗義"欄里獲取其他感興趣的資源，或者一起煮酒言歡。

大俠好，歡迎來(lái)到FPGA技術(shù)江湖。本系列將帶來(lái)FPGA的系統(tǒng)性學(xué)習(xí)，從最基本的數(shù)字電路基礎(chǔ)開(kāi)始，最詳細(xì)操作步驟，最直白的言語(yǔ)描述，手把手的“傻瓜式”講解，讓電子、信息、通信類專業(yè)學(xué)生、初入職場(chǎng)小白及打算進(jìn)階提升的職業(yè)開(kāi)發(fā)者都可以有系統(tǒng)性學(xué)習(xí)的機(jī)會(huì)。

系統(tǒng)性的掌握技術(shù)開(kāi)發(fā)以及相關(guān)要求，對(duì)個(gè)人就業(yè)以及職業(yè)發(fā)展都有著潛在的幫助，希望對(duì)大家有所幫助。后續(xù)會(huì)陸續(xù)更新 Xilinx 的 Vivado、ISE 及相關(guān)操作軟件的開(kāi)發(fā)的相關(guān)內(nèi)容，學(xué)習(xí)FPGA設(shè)計(jì)方法及設(shè)計(jì)思想的同時(shí)，實(shí)操結(jié)合各類操作軟件，會(huì)讓你在技術(shù)學(xué)習(xí)道路上無(wú)比的順暢，告別技術(shù)學(xué)習(xí)小BUG卡破腦殼，告別目前忽悠性的培訓(xùn)誘導(dǎo)，真正的去學(xué)習(xí)去實(shí)戰(zhàn)應(yīng)用，這種快樂(lè)試試你就會(huì)懂的。話不多說(shuō)，上貨。

數(shù)字通信中的電壓標(biāo)準(zhǔn)

信號(hào)存在的意義是為了能夠進(jìn)行信息的溝通，所以要求接收方必須能夠正確的接收到信號(hào)，否則信號(hào)將沒(méi)有任何存在的意義。

為了信息能夠正確進(jìn)行傳輸，發(fā)送和接收要有對(duì)信息認(rèn)定的標(biāo)準(zhǔn)（發(fā)送方發(fā)送高電平，接收方要認(rèn)為是高電平；發(fā)送方發(fā)送低電平，接收方要認(rèn)為是低電平）。

在數(shù)字電路中，經(jīng)常輸入或者輸出“高”、“低”電平，那么多高的電壓標(biāo)準(zhǔn)算作是“高電平”呢？難道只有“0V”才算低電平？這些問(wèn)題相信是任何一個(gè)初學(xué)者心中的疑慮。

我們平時(shí)所說(shuō)的電壓其實(shí)是電壓差。例如：家用電壓220V（火線）是相對(duì)于“零線”來(lái)說(shuō)。

ASIC（Application Specific Integrated Circuit，專用集成電路）之間的相互通信是通過(guò)I/O發(fā)出高低電平進(jìn)行通信的，這些電平都要符合相應(yīng)的電平標(biāo)準(zhǔn)。

圖1 ：傳輸模型

現(xiàn)在數(shù)字通信系統(tǒng)中，I/O電壓標(biāo)準(zhǔn)包括早期的TTL標(biāo)準(zhǔn)，CMOS標(biāo)準(zhǔn)，LVTTL標(biāo)準(zhǔn)，LVCMOS標(biāo)準(zhǔn)，RS232，RS485標(biāo)準(zhǔn)以及HSTL(High Speed Transceiver Logic)標(biāo)準(zhǔn)和較新的LVDS（Low-Voltage Differential Signal）等標(biāo)準(zhǔn)。不同的標(biāo)準(zhǔn)支持的器件不同，支持的傳輸速度不同，支持的噪聲容限也不同。從另一個(gè)方面來(lái)看，I/O標(biāo)準(zhǔn)的進(jìn)步反映了數(shù)字系統(tǒng)的進(jìn)步。

在實(shí)際中，各處的零電位實(shí)際上是不太相同的，將地線接在一起是為了統(tǒng)一零電位，以保證各處的電壓，即電勢(shì)差有統(tǒng)一的關(guān)系。

I/O端口標(biāo)準(zhǔn)按照信號(hào)的傳輸方式，分為單端信號(hào)（圖1-8），差分信號(hào)（圖1-9）和偽差分信號(hào)（圖1-10、圖1-11）。

圖2 ：?jiǎn)味?a class="article-link" target="_blank" href="/baike/1679781.html">信號(hào)傳輸模型

單端信號(hào)傳輸時(shí)，在單獨(dú)的導(dǎo)線上傳輸信號(hào)，其邏輯電平相對(duì)于GND（地）。ASIC_A以相對(duì)于GND的邏輯進(jìn)行驅(qū)動(dòng)，接收端也用相對(duì)于地的邏輯進(jìn)行捕獲。LVTTL標(biāo)準(zhǔn)和LVCMOS標(biāo)準(zhǔn)都是單端信號(hào)標(biāo)準(zhǔn)。

單端信號(hào)傳輸一般都是短距離的傳輸，并且一般都是統(tǒng)一電源供電。中間的干擾相對(duì)較少。

LVDS，即LowVoltageDifferentialSignaling，是一種低壓差分信號(hào)技術(shù)接口。它是美國(guó)NS公司(美國(guó)國(guó)家半導(dǎo)體公司)為克服以TTL電平方式傳輸寬帶高碼率數(shù)據(jù)時(shí)功耗大、EMI電磁干擾大等缺點(diǎn)而研制的一種數(shù)字視頻信號(hào)傳輸方式。

LVDS輸出接口利用非常低的電壓擺幅(約350mV)在兩條PCB走線或一對(duì)平衡電纜上通過(guò)差分進(jìn)行數(shù)據(jù)的傳輸，即低壓差分信號(hào)傳輸。采用LVDS輸出接口，可以使得信號(hào)在差分PCB線或平衡電纜上以幾百M(fèi)bit/s的速率傳輸，由于采用低壓和低電流驅(qū)動(dòng)方式，因此，實(shí)現(xiàn)了低噪聲和低功耗。目前，LVDS輸出接口在17in及以上液晶顯示器中得到了廣泛的應(yīng)用。

圖3 ：差分信號(hào)傳輸模型

圖4 ：差分信號(hào)傳輸連接關(guān)系

差分信號(hào)進(jìn)行傳輸時(shí)，使用兩條傳輸線傳輸信號(hào)，ASIC_A按照信號(hào)的差值進(jìn)行邏輯驅(qū)動(dòng)，ASIC_B也按照信號(hào)的差值進(jìn)行邏輯捕獲。差分信號(hào)具有很強(qiáng)的抗共模干擾能力，因此它的速度性能和噪聲性能較好，多用于高速數(shù)據(jù)傳輸。LVDS標(biāo)準(zhǔn)為I/O差分標(biāo)準(zhǔn)。

圖5 ：?jiǎn)味藗尾罘謧鬏斈Ｐ?/strong>